[发明专利]晶体管栅极及其形成方法

说明书

本公开涉及晶体管栅极及其形成方法。一种器件，包括：半导体衬底；以及第一栅极堆叠，该第一栅极堆叠位于半导体衬底之上，该第一栅极堆叠位于第一栅极间隔件和第二栅极间隔件之间。该器件还包括第二栅极堆叠，该第二栅极堆叠位于半导体衬底之上，该第二栅极堆叠位于第一栅极间隔件和第二栅极间隔件之间；以及电介质材料，该电介质材料将第一栅极堆叠与第二栅极堆叠分开。该电介质材料至少部分地位于第一栅极间隔件和第二栅极间隔件之间，电介质材料的上部分的第一宽度大于电介质材料的下部分的第二宽度，并且第一栅极间隔件的上部分的第三宽度小于第一栅极间隔件的下部分的第四宽度。

技术领域

本公开涉及晶体管栅极及其形成方法。

背景技术

半导体器件用于例如各种电子应用中，例如，个人计算机、手机、数码相机和其他电子设备。通常通过以下方式来制造半导体器件：依次在半导体衬底之上沉积材料的绝缘或电介质层、导电层和半导体层，并使用光刻对各种材料层进行图案化以在其上形成电路组件和元件。

半导体工业通过不断减小最小特征尺寸来继续提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件集成到给定区域中。然而，随着最小特征尺寸的减小，出现了应当解决的其他问题。

发明内容

根据本公开的一个实施例，提供了一种半导体器件，包括：半导体衬底；第一栅极堆叠，所述第一栅极堆叠位于所述半导体衬底之上，所述第一栅极堆叠位于第一栅极间隔件和第二栅极间隔件之间；第二栅极堆叠，所述第二栅极堆叠位于所述半导体衬底之上，所述第二栅极堆叠位于所述第一栅极间隔件和所述第二栅极间隔件之间；以及电介质材料，所述电介质材料将所述第一栅极堆叠与所述第二栅极堆叠分开，所述电介质材料至少部分地位于所述第一栅极间隔件和所述第二栅极间隔件之间，所述电介质材料的上部分的第一宽度大于所述电介质材料的下部分的第二宽度，并且所述第一栅极间隔件的上部分的第三宽度小于所述第一栅极间隔件的下部分的第四宽度。

根据本公开的另一实施例，提供了一种半导体器件，包括：第一晶体管，所述第一晶体管位于半导体衬底的顶表面处，所述第一晶体管包括：第一沟道区域；以及第一栅极堆叠，所述第一栅极堆叠位于所述第一沟道区域的侧壁之上并且沿着所述第一沟道区域的侧壁；第二晶体管，所述第二晶体管位于所述半导体衬底的顶表面处，所述第二晶体管包括：第二沟道区域；以及第二栅极堆叠，所述第二栅极堆叠位于所述第二沟道区域的侧壁之上并且沿着所述第二沟道区域的侧壁；电介质材料，所述电介质材料在所述第一晶体管的沟道宽度方向上将所述第一栅极堆叠与所述第二栅极堆叠分开，所述电介质材料包括：第一部分，所述第一部分具有第一宽度；以及第二部分，所述第二部分位于所述第一部分之上，所述第二部分的第二宽度大于所述第一宽度；以及第一钝化区域，所述第一钝化区域位于所述电介质材料的第二部分与所述第一栅极堆叠之间。

根据本公开的又一实施例，提供了一种用于形成半导体器件的方法，包括：在栅极堆叠中蚀刻开口，所述开口暴露栅极间隔件的侧壁，并且所述栅极间隔件被设置在所述栅极堆叠的侧壁上；在所述开口中执行处理工艺，其中，所述处理工艺限定以下各项：第一钝化区域，所述第一钝化区域位于所述栅极间隔件的侧壁中；以及第二钝化区域，所述第二钝化区域位于所述栅极堆叠中；使用蚀刻工艺使得所述开口延伸穿过所述栅极堆叠，所述蚀刻工艺去除所述第一钝化区域；以及在使得所述开口延伸穿过所述栅极堆叠之后，利用电介质材料填充所述开口。

附图说明

当结合附图阅读时，从以下详细描述中可以最好地理解本公开的各个方面。应该注意，根据工业中的标准实践，各种特征未按比例绘制。实际上，为了清楚的讨论，可以任意增加或减少各种特征的尺寸。

图1A和图1B以三维视图示出了根据一些实施例的FinFET的示例。