[发明专利]半导体器件

权利要求书

1.一种半导体器件，其特征在于，包括：

存储阵列结构，包括多个存储串、多个局部位线和多个全局位线；以及，

位于所述存储阵列结构上的外围结构，包括多个局部位线选择模块和至少一个全局位线选择模块；

其中，每个局部位线与至少一个存储串对应连接，每个局部位线选择模块的输出端通过第一通孔与多个局部位线对应连接，每个局部位线选择模块的输入端通过第二通孔与一个全局位线对应连接，每个全局位线选择模块的输出端通过第三通孔与多个全局位线对应连接。

2.根据权利要求1所述的半导体器件，其特征在于，所述局部位线位于所述存储串靠近所述外围结构的一侧，所述全局位线位于所述局部位线靠近所述外围结构的一侧。

3.根据权利要求1所述的半导体器件，其特征在于，所述第三通孔包括设于所述全局位线上的第一导通孔以及设于所述全局位线选择模块的输出端处的第二导通孔，所述第一导通孔与所述第二导通孔位置对应且连通；

所述全局位线通过所述第一导通孔、所述第二导通孔与对应的全局位线选择模块的输出端连接。

4.根据权利要求3所述的半导体器件，其特征在于，所述全局位线选择模块覆盖所述第一导通孔在所述外围结构上的正投影。

5.根据权利要求4所述的半导体器件，其特征在于，所述第一导通孔位于所述全局位线的中间位置。

6.根据权利要求3所述的半导体器件，其特征在于，所述第一导通孔包括多个第一连接孔，所述第二导通孔包括通过金属线连接的多个第二连接孔，多个第一连接孔与多个第二连接孔一一对应；

所述全局位线通过所述多个第一连接孔、所述多个第二连接孔与对应的全局位线选择模块的输出端连接。

7.根据权利要求1所述的半导体器件，其特征在于，所述第一通孔包括设于所述局部位线上的第三导通孔以及设于所述局部位线选择模块的输出端处的第四导通孔，所述第三导通孔与所述第四导通孔位置对应且连通；

所述局部位线通过所述第三导通孔、所述第四导通孔与对应的局部位线选择模块的输出端连接。

8.根据权利要求7所述的半导体器件，其特征在于，所述第三导通孔包括多个第三连接孔，所述第四导通孔包括通过金属线连接的多个第四连接孔，所述多个第三连接孔与所述多个第四连接孔一一对应；

所述局部位线通过所述多个第三连接孔、所述多个第四连接孔与对应的局部位线选择模块的输出端连接。

9.根据权利要求7所述的半导体器件，其特征在于，所述局部位线与所述全局位线平行设置，且所述第三导通孔在所述外围结构上的正投影与所述全局位线在所述外围结构上的正投影无交集。

10.根据权利要求9所述的半导体器件，其特征在于，每两个全局位线构成全局位线对，所述全局位线对在所述外围结构上的正投影与所述第三导通孔在所述外围结构上的正投影相邻设置。

11.根据权利要求9所述的半导体器件，其特征在于，每预设个数的局部位线构成局部位线组，每个局部位线组对应一个全局位线，且所述局部位线组在所述外围结构上的正投影相对于对应的全局位线在所述外围结构上的正投影对称设置。

12.根据权利要求11所述的半导体器件，其特征在于，所述局部位线组中每两个局部位线构成局部位线对，所述局部位线对中的两个局部位线沿第一方向依次设置，且所述局部位线对在所述外围结构上的正投影与对应的全局位线在所述外围结构上的正投影沿第二方向依次设置，每一全局位线在所述第二方向上与两个所述局部位线对相邻，所述第一方向为所述局部位线的延伸方向，所述第二方向与所述第一方向相垂直。