[发明专利]内存信号线时延补偿方法

权利要求书

1.一种内存信号线时延补偿方法，其特征在于，包括：

依据内存信号的输入位置和输出位置，设置多根内存信号线；

依据所述多根内存信号线的走线参数，确定所述多根内存信号线的时延；

依据所述多根内存信号线的时延，确定所述多根内存信号线各自对应的第一补偿值；

将所述第一补偿值保存，以依据所述第一补偿值补偿对应的所述内存信号线的时延。

2.根据权利要求1所述内存信号线时延补偿方法，其特征在于，依据所述多根内存信号线的走线参数，确定所述多根内存信号线的时延包括：

对所述多根信号线的S参数进行提取；

依据所述S参数对所述多根信号线进行时域仿真；

依据所述时域仿真结果，确定所述多根内存信号线各自对应的时延。

3.根据权利要求1所述内存信号线时延补偿方法，其特征在于，依据所述多根内存信号线的走线参数，确定所述多根内存信号线的时延包括：

由所述多根信号线的输入端输入信号；

由所述多根信号线的输出端读取信号并依据读取的信号确定所述多根内存信号线的时延。

4.根据权利要求1所述内存信号线时延补偿方法，其特征在于，依据所述多根内存信号线的时延，确定所述多根内存信号线各自对应的第一补偿值包括：

将所述多根内存信号线各自对应的第一补偿值取相反数，以所述相反数作为对应的内存信号线的第一补偿值。

5.根据权利要求1所述内存信号线时延补偿方法，其特征在于，还包括：

以所述第一补偿值对通过所述内存信号线传输的信号进行补偿，以形成补偿信号；

依据所述补偿信号进行内存训练，以得到第二补偿值；

将所述第二补偿值进行保存，以依据所述第二补偿值和所述第一补偿值对所述内存信号线进行补偿。

6.根据权利要求5所述内存信号线时延补偿方法，其特征在于，依据所述第二补偿值和所述第一补偿值对所述内存信号线进行补偿包括：

将所述第一补偿值和第二补偿值进行累加，将累加结果作为对应的内存信号线的补偿值。

7.根据权利要求1所述内存信号线时延补偿方法，其特征在于，将所述第一补偿值保存包括：将所述第一补偿值保存至基本输入输出系统BIOS的寄存器中。

8.根据权利要求1所述内存信号线时延补偿方法，其特征在于，依据内存信号的输入位置和输出位置，设置多根内存信号线：所述内存信号线依据输入位置和输出位置，以最短的长度进行设置。

9.根据权利要求1所述内存信号线时延补偿方法，其特征在于，依据内存信号的输入位置和输出位置，设置多根内存信号线包括：

依据芯片的封装基板上内存信号的输入位置和输出位置，在所述封装基板上设置多根内存信号线；

和/或，依据主板上的内存信号的输入位置和输出位置，在所述主板上设置多根内存信号线。

10.根据权利要求9所述内存信号线时延补偿方法，其特征在于，所述第一补偿值包括：

第一子补偿值，用于补偿所述封装基板上的多根内存信号线的时延；和/或，

第二子补偿值，用于补偿所述主板上的多根内存信号线的时延。