[发明专利]封装结构及其制造方法

说明书

提供一种封装结构和一种用于制造封装结构的方法。所述封装结构包含第一导电结构和第二导电结构。所述第一导电结构包含至少一个电介质层和与所述电介质层接触的至少一个电路层。所述第二导电结构接合到所述第一导电结构。所述第二导电结构包含至少一个电介质层和与所述电介质层接触的至少一个电路层。所述第一导电结构的所述电路层的分布密度大于所述第二导电结构的所述电路层的分布密度。所述第二导电结构的大小小于所述第一导电结构的大小。

技术领域

本发明涉及一种封装结构和一种制造方法，并且涉及包含至少两个附接或接合在一起的导电结构和包含具有不同分布密度的电路层的封装结构及其制造方法。

背景技术

连同电子行业的快速发展和半导体处理技术的进展，半导体芯片与增大数目个电子组件集成以实现更好的电气性能和更多功能。因此，半导体芯片具备更多的输入/输出(I/O)连接。为了制造包含具有增大数目个I/O连接的半导体芯片的半导体封装，可相对应地增大用于携带半导体芯片的半导体衬底的电路层。因此，半导体衬底的厚度可能相对应地增大，并且半导体衬底的良率可能降低。

发明内容

在一些实施例中，封装结构包含第一导电结构和第二导电结构。第一导电结构包含至少一个电介质层和与所述电介质层接触的至少一个电路层。第二导电结构接合到第一导电结构。第二导电结构包含至少一个电介质层和与所述电介质层接触的至少一个电路层。第一导电结构的电路层的分布密度大于第二导电结构的电路层的分布密度。第二导电结构的大小小于第一导电结构的大小。

在一些实施例中，封装结构包含第一导电结构、第二导电结构和保护层。第一导电结构包含至少一个电介质层和与所述电介质层接触的至少一个电路层。第二导电结构接合到第一导电结构。第二导电结构包含至少一个电介质层和与所述电介质层接触的至少一个电路层。第一导电结构的电路层的分布密度大于第二导电结构的电路层的分布密度。保护层在第一导电结构与第二导电结构之间。一部分保护层沿着第二导电结构的外围侧表面延伸。

在一些实施例中，一种制造封装结构的方法包含以下操作：(a)形成第一导电结构，其包含至少一个电介质层及与所述电介质层接触的至少一个电路层，其中所述第一导电结构进一步包含至少一个单元；(b)形成至少一个第二导电结构，其包含至少一个电介质层及与所述电介质层接触的至少一个电路层，其中第一导电结构的电路层的分布密度大于第二导电结构的电路层的分布密度，且第二导电结构的大小小于第一导电结构的单元的大小；及(c)将至少一个第二导电结构接合至第一导电结构的单元。

附图说明

当结合附图阅读时，从以下具体实施方式易于理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且出于论述清楚起见，可任意增大或减小各种结构的尺寸。

图1说明根据本发明的一些实施例的封装结构的截面视图。

图2说明根据本发明的一些实施例的封装结构的截面视图。

图3说明根据本发明的一些实施例的封装结构的截面视图。

图4说明根据本发明的一些实施例的封装结构的截面视图。

图5说明根据本发明的一些实施例的封装结构的截面视图。

图6说明根据本发明的一些实施例的封装结构的截面视图。

图7说明根据本发明的一些实施例的封装结构的截面视图。

图8说明根据本发明的一些实施例的用于制造封装结构的方法的实例的一或多个阶段。

图9说明根据本发明的一些实施例的用于制造封装结构的方法的实例的一或多个阶段。

图10说明根据本发明的一些实施例的用于制造封装结构的方法的实例的一或多个阶段。

图10A说明根据本发明的一些实施例的用于制造封装结构的方法的实例的一或多个阶段的俯视图。