[发明专利]一种查找表电路及其配置方法

说明书

本发明的实施例提供一种查找表电路及其配置方法。该查找表电路包括二个第一地址输入端口、第二至第n+1地址输入端口、进位输入端口、进位输出端口、第一输出端口和第二输出端口、六个多路选择器、二个n输入查找表和二个加法器等。通过分别控制多路选择器的输出，该查找表电路可以选择性地应用为二个n输入查找表、一个n+1输入查找表、二位宽的算术进位逻辑模块以及一位宽的算术进位逻辑模块中的一者。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种查找表电路及其配置方法。

背景技术

可编程逻辑器件包括现场可编程门阵列(Field Programmable Gate Array，FPGA)和复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)等。可编程逻辑器件包括查找表(Look-Up Table，LUT)电路，可以通过n输入查找表实现任意n个变量的组合逻辑。

查找表电路可以包括二个n输入查找表和一个选择器，选择器的二个输入端分别连接至二个n输入查找表输出端的二个输出端、控制端连接最高位地址端口，选择器可以基于控制端接收的信号而选择性地输出其二个输入端中一者所接收的信号，从而实现一个n+1输入的查找表。

如图1所示，查找表电路100包括第一五输入查找表LUT(5)-A、第二五输入查找表LUT(5)-B和选择器MUX，其中，第一五输入查找表LUT(5)-A和第二五输入查找表LUT(5)-B的输入端共同连接五个地址输入端口IN(1)-IN(5)、输出端分别连接选择器MUX的第一和第二输入端，选择器MUX的控制端连接第六位地址输入端口IN(6)、输出端连接第二输出端口OUT6，第一五输入查找表LUT(5)-A的输出端连接第一输出端口OUT5。当选择器MUX通过其控制端接收来自第六位地址输入端口的最高位地址信号时，其可以输出第一端和第二端中一者所接收的信号。

发明内容

本发明解决的技术问题是需要改进包括二个n输入查找表的电路以应用于多种场景等。

为解决上述技术问题，本发明的实施例提供一种查找表电路，该查找表电路包括：二个第一地址输入端口、第二至第n+1地址输入端口、进位输入端口、进位输出端口、第一输出端口和第二输出端口，其中，n为大于或等于5的整数；第一n输入查找表和第二n输入查找表，其共用第二至第n地址输入端口，第一n输入查找表单独使用二个第一地址输入端口中的一者，第二n输入查找表单独使用二个第一地址输入端口中的另一者；第一多路选择器的三个输入端分别连接二个第一地址输入端口中的一者、电源电压和地；第二多路选择器的三个输入端分别连接二个第一地址输入端口中的另一者、电源电压和地；第三多路选择器的第一输入端连接第一n输入查找表的输出端，第二输入端连接第二n输入查找表的输出端，控制端连接第n+1地址输入端口；第四多路选择器的第一输入端连接第三多路选择器的输出端，输出端连接第二输出端口；第五多路选择器的第一输入端连接第一n输入查找表的输出端，输出端连接第一输出端口；第六多路选择器的第一输入端连接电源电压，第二输入端连接第一n输入查找表的输出端；第一加法器的第一输入端连接进位输入端口，第二输入端连接第一多路选择器的输出端，第三输入端连接第六多路选择器的输出端，第一输出端连接第五多路选择器的第二输入端；第二加法器的第一输入端连接第一加法器的第二输出端，第二输入端连接第二多路选择器的输出端，第三输入端连接第二n输入查找表的输出端，第一输出端连接第四多路选择器的第二输入端，第二输出端连接进位输出端口。

可选地，第四多路选择器具有控制端，包括与第四多路选择器的控制端连接的第一静态存储器，其适于配置为第一值或第二值，第四多路选择器适于基于第一值而输出其第一输入端接收的信号、以及基于第二值而输出其第二输入端接收的信号。

可选地，第n+1地址输入端口适于接收高电平信号或者接收最高位地址信号，第三多路选择器适于基于高电平信号而输出其第二输入端接收的信号、以及基于最高位地址信号而输出其第一输入端和第二输入端中的一者所接收的信号。