[发明专利]一种基于电流模式的升降压控制器

权利要求书

1.一种基于电流模式的升降压控制器，其特征在于，包括：控制器和电压反馈环路，电流采样电路；

所述控制器输出DRV1信号、DRV2信号、DRV3信号、DRV4信号，所述电压反馈环路包括第一开关管、第二开关管、第三开关管和第四开关管，所述第一开关管的漏极接VIN输入信号，所述第一开关管的栅极接控制器的DRV1信号，所述第一开关管源极接第二开关管的漏极；所述第三开关管的漏极接VOUT输出信号，所述第三开关管的栅接控制器的DRV3信号，所述第三开关管的源极接第四开关管漏极；所述第二开关管的源极和第四开关管的源极接电流采样电阻，所述第二开关管的栅极接控制器的DRV2信号；所述第四开关管的栅极接控制器的DRV4信号；所述第三开关管的漏极串连第一电阻和第二电阻并联连接至输出电压反馈信号VFB，所述电压反馈信号VFB输出至控制器中；

所述第一开关管的源极和第三开关管的源极间串连有感应线圈，第一开关管的源极和第二开关管的漏极与感应线圈的一端连接，第三开关管的源极和第四开关管的漏极与感应线圈的另一端连接；

VIN输入信号与第一开关管的漏极之间并联接有输入电容，输入电容的另一端接地；VOUT输出信号与与第三开关管的漏极之间并联接有输出电容，输出电容的另一端接地；

所述控制器包括：EA运放电路，用于输出PWMBCK信号和PWMBST信号；降压BUCK逻辑电路，用于输出DRV1信号和DRV2信号；升压BOOST逻辑电路，用于输出DRV3信号和DRV4信号；STATE状态检测电路，用于输出BOOSTM信号；

所述降压BUCK逻辑电路、升压BOOST逻辑电路和STATE状态检测电路均接有时钟CLK信号；

所述降压BUCK逻辑电路包括：第一与门、第二与门、第一或门、第二或门、第三或门、第一RS触发器、第二RS触发器、第一驱动器、第二驱动器；

PWMBCK信号和BOOSTMB降压状态信号共同接入第一与门，第一与门输出信号与BOOSTM信号的上升沿信号一起接入第一或门，第一或门输出接入第一RS触发器的S端；时钟CLK信号和BOOSTMB降压状态信号接入第二与门，输出后接入第一RS触发器的R端；第一RS触发器的Q输出端与结果时钟同步的BOOSTM信号一起经过第二或门后接第一驱动器输出DRV1信号,DRV1信号接第一开关管的栅极；DRV1信号经下降沿处理后接第二RS触发器的S端；DRV1信号经上升沿处理后和BUCKZCD信号经过第三或门，输出后接第二RS触发器的R端，第二RS触发器输出端Q接第二驱动器，第二驱动器输出DRV2信号，DRV2信号接第二开关管Q2的栅极。

2.根据权利要求1所述的基于电流模式的升降压控制器，其特征在于，所述升压BOOST逻辑电路包括：第三与门、第四与门、第四或门、第五或门、第三RS触发器、第四RS触发器、第三驱动器、第四驱动器；

时钟CLK信号和BOOSTM信号经过第三与门后接入第三RS触发器的S端，PWMBST信号和BOOSTM信号经过第四与门后接入第三RS触发器的R端；第三RS触发器的Q输出端接第四驱动器，第四驱动器输出DRV4信号，DRV4信号接第四开关管Q4的栅极；第三触发器的Q非输出端经过上升沿检测接入第四RS触发器S端，DRV4信号和BOOSTZCD信号经过第四或门后输入到第四RS触发器R端，所述第四RS触发器的Q输出端与经过时钟同步的BOOSTMB信号经过第五或门后输出到第三驱动器，第三驱动器输出DRV3信号，DRV3信号接第三开关管Q3的栅极。

3.根据权利要求1所述的基于电流模式的升降压控制器，其特征在于，所述STATE状态检测电路包括：MIN-OFF计时器、MIN-ON计时器、第一D触发器、第二D触发器、第五RS触发器、第五与门、第六与门；

时钟CLK信号经过MIN-OFF计时器送入第一D触发器时钟端，DRV2信号取非后送入第一D触发器数据端，第一D触发器输出端与BOOSTMB降压状态信号经过第五与门后送入第五RS触发器S端；时钟CLK信号经过一个MIN-ON计时器送入第二D触发器时钟端，DRV4信号取非后送入第二D触发器的数据端，第二D触发器输出端与BOOSTM信号经过第六与门后送入第五RS触发器的R端，第五RS触发器Q输出为BOOSTM信号，Q非为BOOSTMB降压状态信号。