[发明专利]一种异质薄膜结构及其制备方法

说明书

本发明公开了一种异质薄膜结构及其制备方法，所述方法包括：提供一III‑V族化合物衬底，于III‑V族化合物衬底的注入面沉积保护层；于III‑V族化合物衬底的背面沉积辅助剥离层，背面与注入面相对，辅助剥离层的热膨胀系数小于III‑V族化合物衬底的热膨胀系数；自注入面进行离子注入，在III‑V族化合物衬底内部形成缺陷层；去除注入面上的保护层；提供一硅衬底，将硅衬底与III‑V族化合物衬底的注入面进行键合，得到键合结构；对键合结构进行加热退火处理，沿缺陷层剥离部分键合结构，得到异质结构；对异质结构进行后处理，得到异质薄膜结构。本发明能够解决现有技术中的离子束剥离技术存在的因离子注入剂量过大导致的转移薄膜质量较差的技术问题。

技术领域

本发明涉及半导体衬底制备技术领域，尤其涉及一种异质薄膜结构及其制备方法。

背景技术

随着人工智能以及5G通讯等新技术的不断涌现，摩尔定律逐渐走向终结，传统的芯片制备技术已经无法满足当下对高性能、低功耗以及倍增计算量等方面的需求。因此，通信技术的发展将不再单单局限于器件尺寸的不断缩小，而是通过异质集成的方法实现功能的多样性。

III-V族化合物半导体大多具备电子迁移率高，频率特性好等优点，广泛应用于MOSFET(金属-氧化物半导体场效应晶体管)、HBT(异质结双极晶体管)以及HEMT(高电子迁移率晶体管)等半导体器件。除此之外，与硅的间接带隙相比，III-V族化合物半导体由于其直接带隙可作为有效的片上光源，因此，将III-V族化合物半导体光学器件与硅基集成电路进行集成可以代替波导耦合外部光源，大大促进了激光器、探测器和放大器等半导体光学器件的研究。

目前用来实现III-V/Si异质集成的方法主要分为两种，分别为异质外延法以及离子束剥离和转移法。虽然异质外延法是最为经济有效的方法，但是由于III-V族化合物半导体与Si衬底间存在大的晶格失配、晶型失配以及热膨胀系数差异等问题，因此在硅衬底异质外延高质量III-V化合物半导体薄膜仍具有很大的挑战。离子束剥离和转移法是一种较新的单晶薄膜转移技术，其在材料内部预定深度注入一定能量和剂量的轻离子，在距离材料表面预定深度的位置形成具有一定厚度的富离子层，离子的注入在该层引入大量的缺陷，之后经过键合、退火剥离、表面处理、质量恢复等步骤得到高质量的单晶薄膜。该方法可控制薄膜的厚度，且薄膜均匀度较高，除此之外，剥离后的衬底经过化学机械抛光可重复利用，大大节约成本。

然而，在运用离子束剥离和转移方法实现III-V/Si异质集成时，需要注入一定剂量的离子，这将会对晶格存在一定程度的损伤，且离子注入剂量越大，造成的损伤越严重，且难以恢复，如何降低在通过离子束剥离和转移技术实现III-V/Si异质集成时因较高的注入剂量造成的晶格损伤，成为本领域亟待解决的问题。

发明内容

本发明的目的在于提供一种异质薄膜结构及其制备方法，通过在III-V族化合物衬底的与其注入面相对的一面形成辅助剥离层，在降低离子注入剂量的同时，能够保证足够的缺陷演变驱动力，从而促使III-V族化合物衬底薄膜剥离的发生，解决了现有技术中的离子束剥离技术存在的因离子注入剂量过大导致的转移薄膜质量较差的技术问题。

本发明是通过以下技术方案实现的：

一方面，本发明提供一种异质薄膜结构的制备方法，包括：

提供一III-V族化合物衬底，于所述III-V族化合物衬底的注入面沉积保护层；

于所述III-V族化合物衬底的背面沉积辅助剥离层，所述背面与所述注入面相对，所述辅助剥离层的热膨胀系数小于所述III-V族化合物衬底的热膨胀系数；

自所述注入面进行离子注入，在所述III-V族化合物衬底内部形成缺陷层；

去除所述注入面上的所述保护层；

提供一硅衬底，将所述硅衬底与所述III-V族化合物衬底的所述注入面进行键合，得到键合结构；