[发明专利]一种电容后过孔进出走线耦合的优化方法及系统

说明书

本发明公开了一种电容后过孔进出走线耦合的优化方法及系统，方法包括：使用HFSS软件建立仿真模型；采用BP神经网络优化连接过孔和电容的走线使阻抗和回波损耗达到目标值；对优化后的链路进行过孔反焊盘挖空尺寸寻优，找出阻抗和回波损耗符合要求的过孔反焊盘挖孔尺寸；根据使阻抗和回波损耗达到目标值的变量以及符合要求的过孔反焊盘挖空尺寸制作链路；通过上述方式，本发明能够通过BP神经网络得到阻抗函数以及回波损耗函数，修改阻抗函数以及回波损耗函数中的变量进行找到符合要求的阻抗和回波损耗，并根据变量进行优化后的布线方式可以解决电容后过孔前后进出走线耦合的问题，优化链路设计，提高高速信号质量，提高高速信号完整性。

技术领域

本发明涉及硬件设计领域，特别是涉及一种电容后过孔进出走线耦合的优化方法及系统。

背景技术

在高速信号设计中，由于空间不足，有些信号不支持lan反转，从表层电容出线打孔换层到次外层布线的时候，常常会存在信号线进出过孔方向一致的情况，对于像PCIE4.0和5.0这些速率比较高的链路，为了提高信号质量，需要对过孔和电容反焊盘优化，即对参考层挖空处理，这样过孔前后信号同进同出就会造成挖空区域没有参考层，进出信号耦合，从而带来串扰，降低信号质量。

针对电容后过孔进出走线耦合的情况，目前的主要做法是对相邻参考层不做扩大挖空处理，一方面会导致过孔处阻抗与走线阻抗相差较大，链路反射会比较严重，另一方面也无法完全解决过孔进出走线耦合的问题。

采用目前这种设计，一方面过孔反焊盘没有按照仿真的尺寸进行设计，过孔处阻抗与走线阻抗相差较大，链路反射会比较严重，另一方面也无法完全解决过孔进出走线耦合的问题。

发明内容

本发明主要解决的技术问题是提供一种电容后过孔进出走线耦合的优化方法及系统，能够通过仿真软件建立仿真模型后，使用BP神经网络优化连接过孔和电容的走线使阻抗和回损达到目标值。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种电容后过孔进出走线耦合的优化方法，包括：

建立仿真模型；

采用BP神经网络并根据所述仿真模型建立回波损耗函数以及阻抗函数，调整回波损耗函数以及阻抗函数中的变量，使阻抗和回波损耗达到目标值；

阻抗和回波损耗达到目标值后，对过孔反焊盘挖空尺寸寻优，找出阻抗和回波损耗符合要求的过孔反焊盘挖空尺寸；

根据使阻抗和回波损耗达到目标值的变量以及符合要求的过孔反焊盘挖空尺寸制作链路。

进一步，所述使阻抗和回波损耗达到目标值包括以下步骤：

S101，根据输入输出变量确定BP神经网络中各层的神经元个数、各层神经元的传递函数以及训练用函数的名称，并使用BP神经网络进行仿真模型识别，模型识别后进行函数逼近得到回波损耗函数以及阻抗函数；

S102，BP神经网络对到回波损耗函数以及阻抗函数中的权值和阈值进行初始化；

S103，调整回波损耗函数以及阻抗函数中的权值和过孔到走线的距离，实现自适应调节，使阻抗和回波损耗达到目标值。

进一步，所述得到回波损耗函数以及阻抗函数包括确定阻抗和回波损耗的输入变量，根据输入变量通过BP神经网络得到回波损耗函数以及阻抗函数。

进一步，所述阻抗的输入变量包括钻孔尺寸、过孔焊盘尺寸、反焊盘尺寸及叠层材料介电常数、铜箔粗糙度、线宽、线距和过孔到走线的距离。

进一步，所述回波损耗的输入变量包括钻孔尺寸、过孔焊盘尺寸、反焊盘尺寸和损耗因子、线宽、线距和过孔到走线的距离。

进一步，所述对过孔反焊盘挖空尺寸寻优包括设置若干挖空尺寸不同的过孔反焊盘并测试若干挖空尺寸不同的过孔反焊盘的阻抗和回波损耗。