[发明专利]分栅快闪存储器及其形成方法

说明书

本发明提供一种分栅快闪存储器及其形成方法，在所述分栅快闪存储器的形成方法中，在形成浮栅的同时形成了浮栅尖端，整个过程并没有增加工艺步骤，同时，新增的浮栅尖端增强了存储单元的擦除能力，大幅度提高了电流Ir1的数值，降低了擦除时擦除栅上的擦除电压，从而降低了读操作干扰，以及低电压读操作的分栅式闪存的静态功耗和动态功耗。另外还使得后续工艺形成的源线仅影响擦除效率，并不会对沟道产生影响，有助于改善存储单元的耐久度特性。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种分栅快闪存储器及其形成方法。

背景技术

闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。闪存为一种非易失性存储器，其运作原理是：通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，以使得存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存己经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。

一般的，闪存为分栅结构或叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比叠栅闪存在擦除的时候体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免过擦除等优点，应用尤为广泛。而现有的低电压读操作的分栅式闪存的擦除性能较差，另外，低电压读操作的分栅式闪存的低功耗应用(例如物联网) 中，静态功耗和动态功耗的要求较高。

发明内容

本发明的目的在于提供一种分栅快闪存储器及其形成方法，以提高低电压读操作的分栅式闪存的擦除性能，从而降低低电压读操作的分栅式闪存的静态功耗和动态功耗。

为了解决上述问题，本发明提供了一种分栅快闪存储器及其形成方法，包括以下步骤：

提供一半导体衬底，所述半导体衬底包括第一区和第二区，所述第一区和第二区邻接，且所述第二区分别位于所述第一区的两侧，在所述半导体衬底的第一区和第二区上依次形成有耦合氧化层、浮栅多晶硅层和浮栅介质层；

各向同性刻蚀工艺刻蚀所述第二区域的浮栅介质层，并刻蚀停止在部分深度的所述浮栅多晶硅层中，以形成第一沟槽；

填充所述第一沟槽以得到层间介质层；

各向异性刻蚀工艺依次刻蚀所述第一区域的浮栅介质层和浮栅多晶硅层，以形成第二沟槽和浮栅尖端；以及

通过离子掺杂工艺在所述第二沟槽下的半导体衬底中形成源线，从而形成分栅快闪存储器。

可选的，形成第一沟槽的方法包括：

在所述第一区和第二区的浮栅介质层上旋涂第一光刻胶层，并通过曝光、显影等工艺形成图形化的第一光刻胶；

以图形化的所述第一光刻胶为掩模，采用各向同性刻蚀工艺刻蚀所述浮栅介质层；

通过氧气灰化的方式去除剩余的所述第一光刻胶层。

进一步的，各向同性刻蚀工艺包括各向同性干法刻蚀工艺或者湿法刻蚀工艺。

可选的，所述层间介质层的材料包括氧化硅、氮氧化硅、低k介质、超低k介质中的一种或几种组合。

可选的，形成第二沟槽和浮栅尖端的方法包括：

在所述浮栅介质层和层间介质层上旋涂第二光刻胶层，并通过曝光、显影等工艺形成图形化的第二光刻胶；

以图形化的所述第二光刻胶层为掩模，采用各向异性刻蚀工艺依次刻蚀所述浮栅介质层和浮栅多晶硅层，并刻蚀停止在所述耦合氧化层的表面；

通过氧气灰化的方式去除剩余的所述第二光刻胶层。

进一步的，各向异性刻蚀工艺包括各向异性干法刻蚀工艺。