[发明专利]配置芯片的方法及装置、设备、存储介质

说明书

本申请实施例公开了配置芯片的方法及装置、设备、存储介质；其中，所述方法包括：确定信号线所处的布线层；以及，在与所述信号线所处的布线层相邻的布线层中增加电源网络中的供电点到器件之间的电流路径，以降低所述电源网络的电阻压降。

技术领域

本申请实施例涉及芯片设计领域，涉及但不限于配置芯片的方法及装置、设备、存储介质。

背景技术

电阻压降(IR drop)问题一直存在于芯片内，如果芯片全局的电阻压降过高，逻辑门则有可能发生功能故障，使芯片彻底失效，尽管逻辑仿真显示设计是正确的。如果局部电阻压降过高(它通常在一些特定条件下发生，例如所有的总线数据同步进行翻转)，芯片则会间歇性的表现出一些功能故障。即使不会发生上述极端情况，电阻压降仍然会导致芯片计算速度的降低。试验表明，逻辑门单元上5％的电阻压降将使正常的门速度降低15％。随着半导体工艺往深亚微米级演进，电阻问题日益变成芯片设计的瓶颈，如何降低电阻压降已成为芯片设计人员不得不考虑的问题。

普通的逻辑区域的电源网络尚可以形成一个电源平面，电阻压降相对易于满足。但是，在一些沟道区域，因为其电源网络被分割的较碎，所以很容易产生较大的电阻压降。例如，图1所示，在芯片中，中央处理器(Central Processing Unit，CPU)、移动数据调制解调器(Mobile Data Modem，MDM)、图形处理器(Graphics Processing Unit，GPU)、神经网络处理器(Neural Network Processing Unit，NPU)、双倍速率同步动态随机存储器(DoubleData Rate，DDR)、高速串行计算机扩展总线(Peripheral Component Interconnectexpress，PCIe)接口、通用串行总线(Universal Serial Bus，USB)接口、外围设备(PERIpheral equipment，PERI)等功能模块的电源网络可以形成一电源平面，而沟道内的电源网络很容易被分割成狭长区域，从而造成较大的电阻压降问题。

发明内容

有鉴于此，本申请实施例提供的配置芯片的方法及装置、设备、存储介质，能够通过额外增加原有电源网络中的供电点到器件之间的电流路径，从而降低该电源网络的电阻压降。本申请实施例提供的配置芯片的方法及装置、设备、存储介质是这样实现的：

本申请实施例提供的配置芯片的方法，包括：确定信号线所处的布线层；在与所述信号线所处的布线层相邻的布线层中增加电源网络中的供电点到器件之间的电流路径，以降低所述电源网络的电阻压降。

本申请实施例提供的配置芯片的装置，包括：确定模块，用于确定信号线所处的布线层；增强模块，用于在与所述信号线所处的布线层相邻的布线层中增加电源网络中的供电点到器件之间的电流路径，以降低所述电源网络的电阻压降。

本申请实施例提供的电子设备，包括存储器和处理器，所述存储器存储有可在处理器上运行的计算机程序，所述处理器执行所述程序时实现本申请实施例所述的方法。

本申请实施例提供的计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现本申请实施例所述的方法。

在本申请实施例中，首先，确定信号线所处的布线层；然后，在与所述信号线所处的布线层相邻的布线层中额外增加电源网络中的供电点到器件之间的电流路径；如此，能够很大概率地缩短供电点到器件之间的电流路径，使得两者之间的等效电阻减小，进而有效降低两者之间的电阻压降。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本申请的实施例，并于说明书一起用于说明本申请的技术方案。

图1为一种典型多电源域(power domain)的芯片结构示意图；

图2为沟道信号线走向示意图；

图3为本申请实施例提供的配置芯片的方法的实现流程示意图；