[发明专利]一种静电放电保护电路及其应用

说明书

本发明公开了一种静电放电保护电路，其包括在衬底并排设置有第一类型阱和第二类型阱，设置在所述第一类型阱上的保护环，设置在所述第二类型阱上的体端，设置在所述第二类型阱上的第一电极，所述第一电极位于所述体端相对于所述保护环的另一侧，设置在所述第二类型阱上的第二电极，所述第二电极位于所述第一电极相对于所述体端的另一侧，设置在所述第一电极与所述第二电极之间的栅极；其中，所述体端与所述第二电极之间的距离大于所述体端与所述栅极之间的距离，所述保护环与所述第一电极连接于第一电势点，所述体端、所述栅极与所述第二电极连接于第二电势点。通过本发明提供的一种静电放电保护电路，可增强抵抗闩锁效应的能力。

技术领域

本发明属于半导体技术领域，特别涉及一种静电放电保护电路及其应用。

背景技术

在近年来的半导体集成电路中，为了防止因来自外部的静电等引起的静电破坏，在信号输入端子和内部芯片之间设置静电放电（Electro-Static discharge，ESD）保护电路。

然而，在一般的静电放电保护电路设计时一般会忽略电路中产生的寄生效应。一旦电路器件的崩溃电压不足，会造成电路器件内部烧毁。

发明内容

本发明的目的在于提供一种静电放电保护电路及其应用，通过本发明提供的一种静电放电保护电路，增强抵抗闩锁效应的能力，进而保护所述静电放电保护电路的器件。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供一种静电放电保护电路，其包括：

衬底，其并排设置有一第一类型阱和一第二类型阱；

保护环，其设置在所述第一类型阱上，且所述保护环为第一类型掺杂区；

体端，其设置在所述第二类型阱上，所述体端为第二类型掺杂区；

第一电极，其设置在所述第二类型阱上，且位于所述体端相对于所述保护环的另一侧，所述第一电极为所述第一类型掺杂区；

第二电极，其设置在所述第二类型阱上，且位于所述第一电极相对于所述体端的另一侧，所述第二电极为所述第一类型掺杂区；

栅极，其设置在所述第一电极与所述第二电极之间；

其中，所述体端与所述第二电极之间的距离大于所述体端与所述栅极之间的距离，所述保护环与所述第一电极连接于第一电势点，所述体端、所述栅极与所述第二电极连接于第二电势点。

在本发明一实施例中，所述静电放电保护电路还包括一硅化物阻挡区，所述硅化物阻挡区位于所述第二类型阱上，且设置在所述第一电极与所述栅极之间，且所述硅化物阻挡区的深度小于所述第一电极的深度。

在本发明一实施例中，所述静电放电保护电路还包括第一沟槽隔离结构，所述第一沟槽隔离结构设置在所述第一类型阱和所述衬底上，且位于所述第一类型阱相对于所述第二类型阱的另一侧。

在本发明一实施例中，所述第一沟槽隔离结构的深度大于所述第一电极的深度。

在本发明一实施例中，所述静电放电保护电路还包括第二沟槽隔离结构，所述第二沟槽隔离结构位于所述第一类型阱和第二类型阱上，且位于所述保护环与所述体端之间。

在本发明一实施例中，所述静电放电保护电路还包括第三沟槽隔离结构，所述第三沟槽隔离结构位于所述第二类型阱上，且位于所述体端与所述第一电极之间。

在本发明一实施例中，所述静电放电保护电路还包括第四沟槽隔离结构，所述第四沟槽隔离结构位于所述第二类型阱和所述衬底上，且位于所述第二类型阱相对于所述第一类型阱的另一侧。

在本发明一实施例中，所述第一电极为漏极。