[发明专利]时钟信号生成装置及方法

权利要求书

1.一种时钟信号生成装置，包括：

时钟延迟电路，所述时钟延迟电路被配置成接收参考时钟信号并且通过使用所述参考时钟信号来生成N个延迟时钟信号，其中，N是大于或等于2的自然数；以及

输出电路，所述输出电路被配置成接收所述N个延迟时钟信号，并且输出所述N个延迟时钟信号中的至少一部分延迟时钟信号作为输出时钟信号，

其中，所述至少一部分延迟时钟信号中的、在时间上较晚输出的延迟时钟信号的相位延迟大于或等于在时间上较早输出的延迟时钟信号的相位延迟，

并且其中，所述输出时钟信号的周期大于或等于所述参考时钟信号的周期。

2.根据权利要求1所述的装置，其中，所述时钟延迟电路包括串联连接的N个子时钟延迟电路。

3.根据权利要求1所述的装置，其中，所述输出电路被配置成仅输出所述至少一部分延迟时钟信号中的、具有大于或等于0并且小于2π的相位延迟的延迟时钟信号。

4.根据权利要求3所述的装置，其中，所述输出电路被配置成响应于要被输出的延迟时钟信号具有超过2π的相位延迟，而输出所述参考时钟信号以代替要被输出的延迟时钟信号。

5.根据权利要求1所述的装置，还包括相位连接电路，所述相位连接电路被配置成识别所述N个延迟时钟信号中具有超过2π的相位延迟的延迟时钟信号，并且根据识别结果生成参考标识符。

6.根据权利要求5所述的装置，其中，所述输出电路被配置成基于所述参考标识符，仅输出所述至少一部分延迟时钟信号中的、具有大于或等于0并且小于2π的相位延迟的延迟时钟信号。

7.根据权利要求1所述的装置，其中，所述输出电路包括：

存储器，所述存储器包括用于识别所述至少一部分延迟时钟信号的配置文件；以及

输出模块，所述输出模块被配置成通过使用包括在所述配置文件中的标识符，从所述N个延迟时钟信号中选择所述至少一部分延迟时钟信号。

8.根据权利要求7所述的装置，其中，所述输出模块被配置成生成计数值，通过使用所述配置文件来读取与所述计数值对应的标识符，并且通过使用所述标识符来选择所述至少一部分延迟时钟信号。

9.根据权利要求1所述的装置，还包括补偿电路，所述补偿电路被配置成响应于所述输出时钟信号的周期小于所述参考时钟信号的周期而生成补偿值，使得所述输出时钟信号对应于所述参考时钟信号。

10.一种时钟信号生成装置，包括：

时钟延迟电路，所述时钟延迟电路配置成接收参考时钟信号并且通过将所述参考时钟信号顺序地延迟来生成N个延迟时钟信号，其中，N是大于或等于2的自然数；以及

输出电路，所述输出电路被配置成接收所述N个延迟时钟信号，从所述N个延迟时钟信号和所述参考时钟信号中选择部分时钟信号，并且按照从最小相位延迟到最大相位延迟的顺序输出所选择的部分时钟信号作为输出时钟信号，

其中，所述输出时钟信号的周期大于或等于所述参考时钟信号的周期。

11.根据权利要求10所述的装置，还包括相位连接电路，所述相位连接电路被配置成检测所述N个延迟时钟信号的相位，并且生成用于识别所述N个延迟时钟信号中具有超过2π的相位延迟的延迟时钟信号的参考标识符。

12.根据权利要求11所述的装置，其中，所述输出电路基于所述参考标识符，仅输出所述部分时钟信号中的、具有大于或等于0并且小于2π的相位延迟的时钟信号。

13.根据权利要求11所述的装置，其中，所述输出电路被配置成基于所述参考标识符，输出所述参考时钟信号或所述部分时钟信号中具有小的相位延迟的第一时钟信号，以代替所述部分时钟信号中具有超过2π的相位延迟的时钟信号。