[发明专利]电路结构、芯片以及电子设备

说明书

本公开的实施例提供一种电路结构、芯片以及电子设备。该电路结构包括总线、多个存储器以及多个错误注入电路。多个错误注入电路与总线相连，并分别连接到多个存储器。总线被配置为控制至少部分错误注入电路产生错误注入信号，且错误注入信号被输入到相应的存储器中。本公开实施例中，通过在电路结构中设置错误注入电路，人为引入错误，可以实现对存储器中错误检测电路和后续错误处理操作的验证。总线对错误注入电路中的控制寄存器进行配置的操作灵活，可以方便地与验证程序进行协同操作。

技术领域

本公开至少一个实施例涉及一种电路结构、芯片以及电子设备。

背景技术

目前，芯片中存储器的数量越来越多。由于存储器固有的物理特性，存储器会在一定的概率下出现数据错误，因此，需要错误检测电路对存储器读写的数据进行校验。通常，存储器出现的是1比特或2比特错误。

当存储器发生数据错误时，电子设备需要定位错误并根据错误类型，执行相应的错误处理和错误恢复程序，使电子设备恢复正常工作。

发明内容

本公开的至少一实施例提供一种电路结构、芯片以及电子设备。该电路结构包括总线；多个存储器；多个错误注入电路，与所述总线相连，并分别连接到所述多个存储器。所述总线被配置为控制至少部分错误注入电路产生错误注入信号，且所述错误注入信号被输入到相应的所述存储器中。

例如，在本公开的实施例中，各错误注入电路包括控制寄存器以及与所述控制寄存器连接的错误注入信号产生子电路，控制所述至少部分错误注入电路产生所述错误注入信号包括：对所述控制寄存器输入第一控制信号以控制所述错误注入信号产生子电路产生所述错误注入信号。

例如，在本公开的实施例中，电路结构还包括：多个错误检测电路，分别耦合在所述多个存储器中，各错误检测电路被配置为采用校验法对各存储器中的数据进行校验以产生错误检测信号。

例如，在本公开的实施例中，输入到所述控制寄存器中的所述第一控制信号被配置为控制所述错误注入信号的类型以及输出模式。

例如，在本公开的实施例中，所述错误注入信号的类型包括单个错误、不可校错误和致命错误的至少之一，所述错误注入信号的输出模式包括继续模式、延时模式和粘性模式的至少之一。

例如，在本公开的实施例中，所述存储器中包括数据位和校验位，输入到所述存储器中的所述错误注入信号被配置为引起所述存储器的所述数据位的错误，或者引起所述存储器的所述校验位的错误。

例如，在本公开的实施例中，所述校验法包括奇偶校验以及错误检测和纠正校验。

例如，在本公开的实施例中，采用所述奇偶校验法的所述错误检测电路被配置为检测1比特数据位错误且产生第一错误检测信号；采用所述错误检测和纠正校验法的所述错误检测电路被配置为检测并纠正1比特数据位错误且产生第二错误检测信号，或者检测2比特数据位错误且产生第三错误检测信号，或者检测校验位错误且产生第四错误检测信号。

例如，在本公开的实施例中，所述总线还被配置为对所述控制寄存器输入第二控制信号以将所述错误注入电路设置为内部复位状态，所述内部复位状态包括所述错误注入电路不输出所述错误注入信号或者所述错误注入电路输出无效的所述错误注入信号。

例如，在本公开的实施例中，电路结构还包括全局寄存器，与所述多个错误注入电路连接，所述总线被配置为对所述全局寄存器进行设置以控制所述多个存储器中的所述错误检测电路不工作或所述错误检测电路产生的部分错误检测信号被限制在所述存储器内部。

例如，在本公开的实施例中，所述错误注入信号被配置为输入到相应的所述存储器的写入端或读取端。

例如，在本公开的实施例中，电路结构还包括：错误处理部，与所述多个存储器连接，被配置为定位发生错误的存储器，并处理错误状态。