[发明专利]显示面板

说明书

本发明公开了一种显示面板，具有显示区及围绕显示区的非显示区，其包括多个像素单元、多条数据线、多条栅极线、栅极驱动电路以及多条第一信号线。多个像素单元设置于显示区并排列为像素阵列，各像素单元包括第一子像素、第二子像素与第三子像素。多条数据线包含第一数据线、第二数据线与第三数据线，其中第一数据线电性连接于第一子像素，第二数据线电性连接于第二子像素，第三数据线电性连接于第三子像素。多条栅极线包含第一栅极线。多条第一信号线之一位于第一子像素与第二子像素之间，且第一数据线与第一信号线分别位于第一子像素的相对两侧，第一信号线与第二数据线亦分别位于第二子像素的相对两侧。

技术领域

本发明关于一种设置栅极驱动电路于显示区以增加显示区面积的显示面板。

背景技术

一般而言，栅极驱动电路设置于显示面板左右两侧的边框，栅极驱动电路所占面积较大，难以达成窄边框的要求，造成显示区的面积减少，如何解决前述症结点，遂成为待解决的问题。

综观前所述，本发明的发明者思索并设计一种显示面板，以期针对现有技术的缺陷加以改善，进而增进产业上的实施利用。

发明内容

有鉴于上述现有的问题，本发明的目的在于提供一种显示面板，用以解决现有技术中所面临的问题。

基于上述目的，本发明提供一种显示面板，具有显示区及围绕显示区的非显示区，其包括多个像素单元、多条数据线、多条栅极线、栅极驱动电路以及多条第一信号线。多个像素单元设置于显示区并排列为像素阵列，各像素单元包括第一子像素、第二子像素与第三子像素，且第一子像素、第二子像素与第三子像素分别沿着第一方向排列设置。多条数据线包含第一数据线、第二数据线与第三数据线，且该些条数据线分别电性连接于该些个像素单元，其中第一数据线电性连接于第一子像素，第二数据线电性连接于第二子像素，第三数据线电性连接于第三子像素。多条栅极线包含第一栅极线，且该些条栅极线分别电性连接于该些个像素单元，其中第一栅极线分别电性连接于第一子像素、第二子像素与第三子像素。栅极驱动电路设置于显示区，且栅极驱动电路包含多个栅极驱动电路模块。多条第一信号线之一位于第一子像素与第二子像素之间，且第一数据线与第一信号线分别位于第一子像素的相对两侧，第一信号线与第二数据线亦分别位于第二子像素的相对两侧。

在本发明的实施例中，该些第一信号线和各条数据线为沿着第二方向延伸，第一方向与第二方向彼此相交。

在本发明的实施例中，像素单元更包括第四子像素、第五子像素、第六子像素，第四子像素、第五子像素及第六子像素沿着第一方向设置而与第一子像素、第二子像素及第三子像素形成相邻两行，第一数据线电性连接于第四子像素，第二数据线电性连接于第五子像素，多条栅极线还包括后一级栅极线，后一级栅极线分别电性连接于第四子像素、第五子像素与第六子像素，第一数据线与第一信号线分别位于第四子像素的相对两侧，第一信号线与第二数据线亦分别位于第五子像素的相对两侧。

在本发明的实施例中，栅极驱动电路更包含多条第一信号走线及多条第二信号走线，多条第一信号走线沿着第一方向延伸，多条第二信号走线沿着第二方向延伸，第一方向与第二方向彼此相交。

在本发明的实施例中，各栅极驱动电路模块包括多个晶体管与电阻，多个晶体管分别经由至少一的多条第一信号走线及/或至少一的多条第二信号走线而电性连接于多条第一信号线。

在本发明的实施例中，多条第一信号线包括第一时脉线、第二时脉线、重置信号线、第一高电压线、第二高电压线以及低电压线，多条栅极线包括前二级栅极线、前三级栅极线以及后三级栅极线。

在本发明的实施例中，栅极驱动电路模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管以及第十一晶体管。

第一晶体管具有第一端、第二端以及控制端，第一晶体管的第一端连接第一高电压线，控制端连接前二级栅极线或前三级栅极线。