[发明专利]一种灵敏放大器电路

说明书

本发明公开了一种灵敏放大器电路，包括放大电路和偏置电路，所述偏置电路用于保证所述放大电路不失真的放大所述放大电路上的电压，不失真放大后的电压加载至存储单元CELL的漏极，其中，加载至所述存储单元CELL的漏极的电压恒定。本发明中的灵敏放大器电路可抵消不同应用电压导致的存储单元漏极电压的差异，提升存储单元不同应用电压的输出一致性。

技术领域

本发明涉及半导体电路技术领域，具体涉及一种灵敏放大器电路。

背景技术

在现有的灵敏放大器电路中，实际加载到存储单元CELL端的电压VBL因受到开关管NM2阻抗压降的影响而不再恒定，特别是在宽压应用中NM2管的导通阻抗变化大倒置VBL不同工作电压下不相同，影响实际CELL电流，导致读margin降低或读错误。

发明内容

本发明的目的在于提供一种灵敏放大器电路，通过优化灵敏放大器的偏置电压，偏置电路部分采用NMOS管NM6补偿CELL端的控制开关NMOS管NM2的压降，从而保障在宽电压应用的情况下保持CELL管漏极的电压恒定。

为了达到上述目的，本发明采用的技术方案如下：

一种灵敏放大器电路，包括放大电路和偏置电路，所述偏置电路用于保证所述放大电路不失真的放大所述放大电路上的电压，不失真放大后的电压加载至存储单元CELL的漏极，其中，加载至所述存储单元CELL的漏极的电压恒定。

进一步地，所述放大电路包括PMOS管PM1，NMOS管NM2、NM3；其中，PM1的源极连接电压VDD，PM1的栅极连接电压VSABIAS，PM1的漏极连接NM3的漏极，NM3的源极连接NM2的漏极，NM2的栅极连接电源VDD，NM2的源极连接存储单元CELL的漏极，存储单元CELL的栅极连接电压VWL，存储单元CELL的源极接地。

进一步地，所述偏置电路包括PMOS管PM2、PM3，NMOS管NM1、NM4、NM5、NM6；其中，PM2的源极连接电压VDD，PM2的栅极、NM6的栅极连接偏置电压VBLPBIAS，PM2的漏极连接PM3的源极，PM3的栅极、NM4的栅极连接控制端ENB，PM3的漏极、NM4的漏极、NM5的栅极、NM5的漏极、NM1的漏极连接NM3的栅极，NM4的源极、NM6的源极接地，NM5的源极、NM1的源极连接NM6的漏极，NM1的栅极连接NM2的漏极。

进一步地，当控制端ENB为高电平时，PM3关断，NM3导通，偏置电压VLIM被拉到低电平，灵敏放大器不工作。

进一步地，当控制端ENB为低电平时，NM4关断，PM3导通，输入VBLBIAS信号控制的偏置管PM2的偏置电流上拉VLIM，直至NM1和NM5的导通电流与偏置电流管PM2的电流相等，此时的VLIM即为后级放大器的偏置电压，该灵敏放大器电路进入正常工作状态。

进一步地，NM6的栅极连接偏置电压VBLPBIAS，与NM2的衬偏效应抵消，补偿NM2在不同电压下的导通阻抗。

与现有技术相比，本发明至少具有以下优点之一：

本发明公开了一种新型的电压补偿的灵敏放大器电路，可抵消不同应用电压导致的存储单元漏极电压的差异，提升存储单元不同应用电压的输出一致性。

附图说明

图1为本发明一实施例中一种灵敏放大器电路的结构示意图。

具体实施方式