[发明专利]计算芯片、算力板和数字货币挖矿机

权利要求书

1.一种计算芯片，其特征在于，所述计算芯片包括以流水线结构布置的多个运算级，每个运算级包括：

第一组合逻辑电路，所述第一组合逻辑电路占据彼此相邻的多个第一单元格点，至少一部分第一单元格点位于第一非完整列中，在第一非完整列中，第一单元格点的数目小于第一预设数目N1，其中，所述第一预设数目N1为所述计算芯片中的每一列能够容纳的最大单元格点数目；

一个或多个第二组合逻辑电路，每个第二组合逻辑电路占据一个或多个第二单元格点，至少一部分第二单元格点位于第二非完整列中，在第二非完整列中，第二单元格点的数目小于或等于第二预设数目N2，其中，N2＝N1/2；以及

多个寄存器，每个寄存器占据多个第三单元格点，至少一部分第三单元格点位于第一非完整列或第二非完整列中；

其中，第一单元格点、第二单元格点和第三单元格点在所述计算芯片上占据相同的面积。

2.根据权利要求1所述的计算芯片，其特征在于，至少另一部分第一单元格点位于第一完整列中，在第一完整列中，第一单元格点的数目等于所述第一预设数目N1。

3.根据权利要求1所述的计算芯片，其特征在于，在第一非完整列中，第一单元格点的数目大于或等于所述第二预设数目N2。

4.根据权利要求1所述的计算芯片，其特征在于，在同一个第一组合逻辑电路中，第一非完整列的数目等于一。

5.根据权利要求1所述的计算芯片，其特征在于，在所述计算芯片中的数据流动方向上，所述第一组合逻辑电路的输入端直接连接于寄存器，或所述第一组合逻辑电路的输出端直接连接于寄存器。

6.根据权利要求1所述的计算芯片，其特征在于，在所述计算芯片中的数据流动方向上，所述第一组合逻辑电路的输入端直接连接于第二组合逻辑电路，或所述第一组合逻辑电路的输出端直接连接于第二组合逻辑电路。

7.根据权利要求1所述的计算芯片，其特征在于，第一组合逻辑电路包括加法器。

8.根据权利要求1所述的计算芯片，其特征在于，当同一个第二组合逻辑电路占据的第二单元格点的数目大于所述第二预设数目N2时，超出所述第二预设数目N2的第二单元格点位于所述计算芯片的中间一行或两行上。

9.根据权利要求1所述的计算芯片，其特征在于，至少一个第二组合逻辑电路占据位于同一个第二完整列中的第三预设数目N3的第二单元格点，其中，N3＝N1-2。

10.根据权利要求1所述的计算芯片，其特征在于，在所述计算芯片中的数据流动方向上，最先的第二组合逻辑电路的输入端直接连接于寄存器，且最末的第二组合逻辑电路的输出端直接连接于寄存器。

11.根据权利要求1所述的计算芯片，其特征在于，在所述计算芯片中的数据流动方向上，至少一个第二组合逻辑电路的输入端直接连接于第一组合逻辑电路，或至少一个第二组合逻辑电路的输出端直接连接于第一组合逻辑电路。

12.根据权利要求1所述的计算芯片，其特征在于，每个寄存器包括具有相等的第四位数N0的低比特位子寄存器与高比特位子寄存器，其中，N0＝(N1-2)/2。

13.根据权利要求12所述的计算芯片，其特征在于，所述低比特位子寄存器包括N0个第一存储单元和一个第一时钟单元；

所述高比特位子寄存器包括N0个第二存储单元和一个第二时钟单元；

其中，所述第一时钟单元和所述第二时钟单元共同连接于相同的时钟信号源。

14.根据权利要求13所述的计算芯片，其特征在于，第一时钟单元和第二时钟单元位于所述计算芯片的中间两行上。