[发明专利]阵列基板的制作方法以及阵列基板

说明书

本发明提供一种阵列基板的制作方法以及阵列基板，其中，阵列基板的制作方法包括：在衬底基板上依次沉积栅极、栅极绝缘层、金属氧化物半导体层和源漏金属层，源漏金属层的金属材料每平方的阻抗值低于0.08Ω/m²、并且源漏金属层的厚度为100nm‑300nm；在源漏金属层上形成第一光刻胶图案；对金属氧化物半导体层和源漏金属层进行一次湿法刻蚀；对第一光刻胶图案进行一次灰化处理，以形成第二光刻胶图案；对图案化得源漏金属层进行一次干法刻蚀，以形成沟道。本发明提供的阵列基板的制作方法以及阵列基板，利于降低产品寄生电容等风险。

技术领域

本发明涉及液晶显示技术领域，尤其涉及阵列基板的制作方法以及阵列基板。

背景技术

随着显示技术的发展，显示面板被广泛的应用于手机、电视、个人数字助理、笔记本电脑等各种消费性电子产品中，成为显示装置中的主流。为了实现高分辨率显示，作为显示面板中的主要驱动元件，薄膜晶体管(Thin Film Transistor，简称TFT)器件的尺寸需要实现“小型化”。而实现背沟道刻蚀(Back Channel Etching，简称BCE)结构是TFT器件尺寸“小型化”的关键。

在现有的采用背沟道刻蚀的阵列基板的制造过程中，在金属氧化物半导体层上沉积源漏极金属层，利用多次湿法刻蚀工艺对源漏极金属层进行图案化的刻蚀后，得到源极、漏极以及位于源极和漏极之间的沟道。其中，湿法蚀刻是一种通过化学试剂去除金属的方法。

然而，在现有的构图工艺中，对金属氧化物半导体层以及源漏极金属层进行不同次数的的湿法刻蚀，导致形成的半导体图案拖尾严重，进而导致产品寄生电容等风险增加。

发明内容

本发明实施例提供一种阵列基板的制作方法以及阵列基板，用以解决现有的有的构图工艺中，对金属氧化物半导体层以及源漏极金属层进行不同次数的的湿法刻蚀，导致金属氧化物半导体层拖尾严重，进而导致产品寄生电容等风险增加的问题。

为实现上述目的，本发明提供了如下技术方案：

本发明实施例的一个方面提供一种阵列基板的制作方法以及阵列基板，一种阵列基板的制作方法，包括：在衬底基板上形成栅极；在所述栅极及所述衬底基板上依次沉积栅极绝缘层、金属氧化物半导体层和源漏金属层，所述源漏金属层的金属材料每平方的阻抗值低于0.08Ω/m²、并且所述源漏金属层的厚度为100nm-300nm；在所述源漏金属层上涂覆光刻胶，并形成第一光刻胶图案；

对所述金属氧化物半导体层和所述源漏金属层进行一次湿法刻蚀，以图案化所述金属氧化物半导体层和所述源漏金属层；对所述第一光刻胶图案进行一次灰化处理，以形成第二光刻胶图案；对图案化得所述源漏金属层进行一次干法刻蚀，以形成沟道。

在其中一种可能的实现方式中，所述源漏金属层的金属材料的阻抗值在0.03Ω/m²-0.06Ω/m²。

在其中一种可能的实现方式中，在对所述光刻胶进行灰化处理处理后，还包括：去除未被完全灰化的所述光刻胶的残留物。

在其中一种可能的实现方式中，采用流量为2000sccm-4000sccm的气体去除所述光刻胶的残留物。

在其中一种可能的实现方式中，在去除所述光刻胶的残留物之后，还包括：去除图案化的所述源漏金属层表面的氧化层。

在其中一种可能的实现方式中，采用Ar/Cl₂混合气体来去除所述氧化层；所述混合气体的压力为8-15mt，所述混合气体的流量比为1:5-1:10，所述混合气体的处理时间为20s-40s。

在其中一种可能的实现方式中，所述干法刻蚀使用的气体为Ar/Cl₂混合气体，所述混合气体的压力为15-25mt，所述混合气体的流量比为1:3-1:5，所述混合气体的处理时间为30s-60s。