[发明专利]改善顶层金属互联层表面缺陷的工艺方法在审
| 申请号： | 202011191791.2 | 申请日： | 2020-10-30 |
| 公开（公告）号： | CN112309966A | 公开（公告）日： | 2021-02-02 |
| 发明（设计）人： | 张富龙;王骞;王明 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 曹廷廷 |
| 地址： | 201315*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 改善 顶层 金属 互联层 表面 缺陷 工艺 方法 | ||
1.一种改善顶层金属互联层表面缺陷的工艺方法，其特征在于，包括：
在半导体器件的前道结构上形成顶层金属互联层，所述顶层金属互联层覆盖所述前道结构的表面并延伸至所述前道结构中；
去除所述前道结构的表面覆盖的所述顶层金属互联层；
在所述前道结构上形成第一薄膜，所述第一薄膜覆盖所述前道结构及所述顶层金属互联层；
对所述半导体器件进行电性测试；
在所述第一薄膜上形成第二薄膜，所述第二薄膜的厚度大于所述第一薄膜的厚度，所述第二薄膜的应力值小于所述第一薄膜的应力值；
在所述第二薄膜上形成第三薄膜，所述第三薄膜厚度与应力与所述第二薄膜的厚度与应力均不同。
2.如权利要求1所述的改善顶层金属互联层表面缺陷的工艺方法，其特征在于，所述顶层金属互联层的材料包括铜。
3.如权利要求1所述的改善顶层金属互联层表面缺陷的工艺方法，其特征在于，所述第三薄膜的厚度小于所述第二薄膜的厚度，所述第三薄膜的应力值大于所述第二薄膜的应力值。
4.如权利要求1所述的改善顶层金属互联层表面缺陷的工艺方法，其特征在于，所述第一薄膜、所述第二薄膜和所述第三薄膜的材质均为氮化物或氧化物。
5.如权利要求4所述的改善顶层金属互联层表面缺陷的工艺方法，其特征在于，所述第一薄膜的厚度为且所述第一薄膜的应力值为-600MPa～-500MPa。
6.如权利要求5所述的改善顶层金属互联层表面缺陷的工艺方法，其特征在于，所述第二薄膜的厚度为且所述第二薄膜的应力值为-400MPa～-300MPa。
7.如权利要求6所述的改善顶层金属互联层表面缺陷的工艺方法，其特征在于，所述第三薄膜的厚度为且所述第三薄膜的应力值为-1100MPa～-900MPa。
8.如权利要求1所述的改善顶层金属互联层表面缺陷的工艺方法，其特征在于，在去除所述前道结构的表面覆盖的所述顶层金属互联层前，对所述顶层金属互联层进行退火。
9.如权利要求8所述的改善顶层金属互联层表面缺陷的工艺方法，其特征在于，所述退火包括快速热退火或自退火。
10.如权利要求1所述的改善顶层金属互联层表面缺陷的工艺方法，其特征在于，采用化学机械研磨或干法刻蚀去除所述前道结构的表面覆盖的所述顶层金属互联层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011191791.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
