[发明专利]半导体器件、三维存储器及半导体器件制备方法

说明书

本发明提供一种半导体器件、三维存储器及半导体器件制备方法，半导体器件包括衬底，多个栅极、与多个所述栅极对应的第一触点以及数个第二触点；多个所述栅极间隔设于所述衬底的表面上，且每两个相邻的所述栅极之间有间隔区，所述衬底的表面上设有位于所述间隔区的源极，每一所述栅极包括连接面，每一所述栅极的连接面上设有一个所述第一触点，所述第一触点在所述连接面的正投影呈长条状，且所述第一触点的长度延伸方向与所述栅极长度方向相同；数个所述第二触点设于所述衬底上，且位于所述间隔区内与所述源极连接，所述第二触点与所述第一触点结构相同，且所述第二触点与第一触点并列设置。

技术领域

本发明涉及半导体存储器件技术领域，特别涉及一种半导体器件、三维存储器及半导体器件制备方法。

背景技术

3D存储器是一种存储单元三维堆叠的闪存器件，相比平面型存储器在单位面积上用于更高的存储密度，现有的3D NAND存储单元架构通常为垂直沟道、水平控制栅层设计，在单位面积的晶片上可以成倍地提高集成度。

在X_tacking工艺形成的三维存储器件的中，随着阵列层数的不断提高，CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)芯片尺寸对整个芯片最终的尺寸影响越大，CMOS的小型化的要求也越高，因此越来越需要电容密度更大的电容结构。

发明内容

本发明的目的在于提供一种三维存储器及其制备方法，以实现半导体器件和三维存储器件的大密度的电容结构。

本发明提供一种半导体器件，包括衬底，多个栅极、与多个所述栅极对应的第一触点以及数个第二触点；

多个所述栅极间隔设于所述衬底的表面上，且每两个相邻的所述栅极之间有间隔区，所述衬底的表面上设有位于所述间隔区的源极，

每一所述栅极包括连接面，每一所述栅极的连接面上设有一个所述第一触点，所述第一触点在所述连接面的正投影呈长条状，且所述第一触点的长度延伸方向与所述栅极长度方向相同；

数个所述第二触点设于所述衬底上，且位于所述间隔区内与所述源极连接，所述第二触点与所述第一触点结构相同，且所述第二触点与第一触点并列设置。

其中，所述第一触点在所述栅极宽度方向的横截面为梯形，且该梯形的顶边与所述栅极连接。

其中，在所述栅极的宽度方向上，每一所述第一触点和第二触点的正投影为矩形。

其中，位于所述间隔区内的所述第二触点与形成该间隔区的两个所述栅极之间的距离是50-70纳米。

其中，所述半导体器件还包括金属层，所述金属层形成于多个所述第一触点和数个第二触点远离所述衬底的表面上，且所述金属层上设有与所述源极对应的漏极。

其中，所述衬底上形成有ILD层，所述ILD覆盖所述栅极和所述衬底的表面，所述第一触点和第二触点形成于所述ILD层内。

本发明还提供一种三维存储器，包括所述的半导体器件和存储阵列，所述半导体器件和所述存储阵列电连接。

本发明还提供一种半导体器件的制备方法，所述方法包括，

提供衬底；

在衬底上形成多个栅极和源极，且使每两个所述栅极之间具有间隔区，每一个间隔区设有一所述源极；其中，所述栅极包括连接面，

在每一所述栅极的连接面上以及每一所述间隔区内的衬底上形成一触点，所述触点在所述衬底的正投影呈长条状，且所述触点的长度延伸方向与所述栅极长度方向相同。

其中，所述在每一所述栅极的连接面上以及每一所述间隔区内的衬底上形成一触点的步骤包括，