[发明专利]一种用于多通道显存交织模式的切换方法及装置有效
申请号: | 202011185837.X | 申请日: | 2020-10-30 |
公开(公告)号: | CN112463665B | 公开(公告)日: | 2022-07-26 |
发明(设计)人: | 呙涛;熊庭刚;程振洪;黄怡康 | 申请(专利权)人: | 中国船舶重工集团公司第七0九研究所 |
主分类号: | G06F13/16 | 分类号: | G06F13/16;G06F13/42 |
代理公司: | 武汉河山金堂专利事务所(普通合伙) 42212 | 代理人: | 胡清堂 |
地址: | 430205 湖北省武汉市*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 通道 显存 交织 模式 切换 方法 装置 | ||
1.一种用于多通道显存交织模式的切换方法,其特征在于:包括如下阶段:
阶段1、统计图形处理器访问显存的带宽利用率,记录下显存占用的地址段,并统计各种应用下的带宽需求;
阶段2、采用片上网络和显存控制器两级地址映射的方式,配置片上网络上的各个主模块的显存交织地址映射表,设置多通道显存控制器的地址映射,将片上网络的高位访存地址映射为交织通道,按照物理地址不变的原则对显存控制器做第二级地址映射;
阶段3、当显存带宽利用率过低或过高、需要切换显存的交织模式时,关闭图形处理器中除直接存储器访问模块以外的访存操作;
阶段4、将直接存储器访问模块的总线地址空间扩大一倍,使直接存储器访问模块能访问各种交织模式下的显存物理地址,将直接存储器访问模块切换到显存搬移模式,然后根据记录下的显存占用地址段,来搬移各种交织模式下的显存数据;
阶段5、设置片上网络上各个主模块的访存地址映射表,使各个主模块能在新的显存交织模式下工作,关闭或打开对应模式下的显存控制器和颗粒,恢复图形处理器的访存操作,完成多通道交织模式的切换;所述阶段4和阶段5的具体过程如下:
步骤4.1、读取显存占用的地址段、可用的交织模式列表和直接存储器访问模块数量这些信息,对需要搬移的显存数据段长度进行片段,如果地址长度小于256byte的交织粒度,并且已经处于将要切换的显存颗粒时,则跳转到步骤5.1;
步骤4.2、首先将直接存储器访问模块的总线地址空间扩大一倍,低4GB地址空间为目前的交织模式,高4GB地址空间为要切换的交织模式,然后将需要搬移的源地址段按照256Byte的交织粒度进行划分;
步骤4.3、按照256byte的交织粒度来设置直接存储器访问模块,如果源地址已经在要切换的通道上,则无需搬移,将源地址的首地址增加256byte;如果源地址不在要切换的通道上,则需要搬移,对剩余的地址段长度进行判断:如果小于256byte,则设置直接存储器访问模块的源地址和目的地址,所述直接存储器访问模块的数据位宽为128bit,burst长度根据地址段计算;如果大于或者等于256byte,则设置burst长度为16,让直接存储器访问模块直接搬移256byte的数据段;如果图形处理器中包含了多个直接存储器访问模块,则可以将任务并行划分到每个直接存储器访问模块中;
步骤4.4、当将所有需要复制的地址划分完毕后,设置好两级地址映射表,将直接存储器访问模块的程序下载到图形处理器中,启动直接存储器访问模块开始搬移显存,等待直接存储器访问模块完成;当直接存储器访问模块完成所有地址的搬移后,跳转到步骤5.1;
步骤5.1、设置片上网络上各个主模块到新的显存交织模式下,关闭或打开对应模式下的显存控制器和颗粒,恢复图形处理器的访存操作,完成显存交织模式切换。
2.根据权利要求1所述的用于多通道显存交织模式的切换方法,其特征在于:所述阶段2中还包括:通过屏蔽掉扩大地址空间后的最高位,使显存颗粒的物理地址在各种交织模式下保持一致。
3.根据权利要求2所述的用于多通道显存交织模式的切换方法,其特征在于:所述阶段1中,所述片上网络设有访存带宽利用率监测模块,所述访存带宽利用率监测模块统计图形处理器访问显存的带宽利用率,每隔一段时间访存带宽利用率监测模块将带宽利用率传送给主处理器,所述主处理器判断是否进行显存交织模式切换。
4.根据权利要求3所述的用于多通道显存交织模式的切换方法,其特征在于:所述图形处理器包括如下主模块:PCIE3.0模块、图形处理器核心模块、视频编解码模块、显示控制器模块、直接访存储器访问模块0、直接访存储器访问模块1;所述图形处理器还包括8路32bit的DDR控制器即DDRC0-7和物理层即PHY0-7;所述主模块和8路DDRC之间通过片上网络互联,所述图形处理器核心模块为4路128bit的AXI通道,所述直接访存储器访问模块0和直接访存储器访问模块1分别为1路128bit的AXI通道,每个DDR控制器为4路128bit的AXI通道;所述图形处理器通过PCIE3.0模块与主处理器互联,所述图形处理器通过HDMI2.0协议在显示屏上显示,所述每个DDR控制器的物理层与2个16bit的颗粒连接,主存空间和显存空间分别被限制在256MB。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国船舶重工集团公司第七0九研究所,未经中国船舶重工集团公司第七0九研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011185837.X/1.html,转载请声明来源钻瓜专利网。