[发明专利]通孔的制造方法

说明书

本发明公开了一种通孔的制造方法，包括步骤：步骤一、形成通孔开口，通孔开口将层间膜底部的半导体衬底表面露出；步骤二、进行通孔前清洗工艺以去除通孔开口底部的自然氧化层，包括分步骤：步骤21、生长第一氧化层；步骤22、采用溅射刻蚀工艺进行第一次氧化层刻蚀，第一次氧化层刻蚀完成后，通孔开口的底部表面上的氧化层的叠加层的剩余厚度小于侧面剩余的第一氧化层的厚度；步骤23、采用SiCoNi刻蚀工艺进行第二次氧化层刻蚀，第二次氧化层刻蚀对氧化层的刻蚀厚度等于第一氧化层的生长厚度。本发明能同时避免通孔前清洗工艺使对通孔开口底部的半导体衬底表面产生损耗使通孔开口的关键尺寸扩大，能扩大工艺窗口，提高产品性能。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种通孔的制造方法。

背景技术

如图1A至图1C所示，是现有通孔的制造方法各步骤中的器件结构示意图；现有通孔的制造方法包括如下步骤：

步骤一、如图1A所示，进行光刻刻蚀形成穿过层间膜103的通孔开口104，所述通孔开口104将所述层间膜103底部的半导体衬底101表面露出。

通常，所述半导体衬底101包括硅衬底。

所述层间膜103的材料为二氧化硅。

所述半导体衬底101上形成有半导体器件，所述半导体器件的栅极结构、源区和漏区的顶部都形成有对应的所述通孔开口104。

所述半导体器件包括NMOS和PMOS。

所述半导体器件的工艺节点为14nm以下。14nm以下工艺节点中，为了提高器件的性能如沟道区的载流子迁移率，通常会形成嵌入式外延层102结构，例如：在所述NMOS的源区或漏区形成有嵌入式SiP外延层；在所述PMOS的源区或漏区形成有嵌入式SiGe外延层。

在步骤一完成后，步骤二开始前还包括进行非晶化离子注入的步骤。非晶化离子注入也能防止在后续步骤二中的溅射刻蚀工艺之后进行。

步骤二、进行通孔前清洗工艺以去除所述通孔开口104底部的所述半导体衬底101表面上的自然氧化层，包括如下分步骤：

步骤21、如图1B所示，采用溅射刻蚀工艺进行第一次氧化层刻蚀，所述溅射刻蚀工艺如标记106对应的箭头线所示，所述第一次氧化层刻蚀对所述通孔开口104的底部表面的所述自然氧化层进行刻蚀。

步骤22、如图1C所示，进行第二次氧化层刻蚀，所述第二次氧化层刻蚀采用反应物包括NF3和NH3的化学清洗，所述第二次氧化层刻蚀对所述通孔开口104的底部表面的剩余的所述自然氧化层进行刻蚀，以保证所述通孔开口104的底部表面的所述自然氧化层被刻蚀干净。

通常，为了保证对所述自然氧化层刻蚀干净，溅射刻蚀工艺和第二次氧化层刻蚀的化学清洗的刻蚀厚度设置为相等，如刻蚀厚度都为总刻蚀厚度为所述自热氧化层的厚度通常为这样，溅射刻蚀工艺就容易使所述通孔开口104底部的所述自然氧化层刻穿并使所述半导体衬底101的表面产生损耗即嵌入式外延层102的厚度d101会减少。而第二次氧化层刻蚀的化学清洗则会使所述通孔开口104的层间膜产生损耗，会使得所述通孔开口104的宽度d102会增加，这会增加所述通孔开口104的关键尺寸。

还包括步骤：

步骤三、淀积形成Ti层和TiN层；

步骤四、进行退火工艺；

步骤五、淀积形成钨层，所述钨层将所述通孔开口104完全填充；

步骤六、进行金属化学机械研磨工艺将所述通孔开口104外的所述钨层、所述TiN层和所述Ti层都去除，由填充于所述通孔开口104中的所述Ti层、所述TiN层和所述钨层组成所述通孔。

发明内容