[发明专利]一种面向模拟IC有源器件的对称约束检测方法及系统

说明书

本发明给出了一种面向模拟IC有源器件的对称约束检测方法及系统，包括根据模拟IC的网表，对两个MOS器件之间的连接权重使用变量表示并对变量进行赋值，根据网表中两个MOS器件之间的连接状态使用所述变量进行编码，得到器件互连矢量，根据预设的初层基块互连矢量编码查找表识别出模拟IC初层基块的对称约束关系；根据得到的初层基块检测得到两两相邻的初层基块，求出两个相邻的初层基块的互连矢量，并根据预设的高层基块互连矢量编码查找表检测出模拟IC中高层基块中具有对称约束的器件组。本发明能在模拟IC网表层级中有效的检测出模拟IC中有源器件的对称约束，对于模拟IC版图设计提供了更加准确的对称约束指导。

技术领域

本发明涉及集成电路技术领域，尤其是一种面向模拟IC有源器件的对称约束检测方法及系统。

背景技术

现如今大多数模拟集成电路(Integrated Circuit,IC)设计是由相关人员纯手工设计完成，并手工绘制版图，致使模拟IC设计的周期变长。无法满足如今微电子技术的发展需求。因此模拟IC要利用计算机辅助设计，实现模拟IC自动化过程。虽然在模拟IC领域中已经使用不少EDA方法来进行辅助设计，相较于数字IC而言存在较大的提升空间，模拟IC设计仍然是高度人工手动的工作。

模拟IC设计难度较高，主要表现为：抗干扰性差；电路性能灵活性高；性能指标繁琐。由于其复杂的过程，因此在设计模拟IC时，需要考虑的因素很多。相较于数字电路仅有“0”和“1”两个变量便可以表达出数字IC的性能，模拟IC的设计充满了不确定性，这也为模拟IC设计带来了很大的挑战以及漫长的周期。

在模拟IC设计中，通过电路分析获取约束条件和进行模拟IC版图是模拟IC自动化全流程中的基础步骤，约束条件主要有对称性、匹配性、规则性、电流路径和其他的一般布局约束。目前EDA社区提出的一些约束生成方法中，有以下几种方式：基于尺寸调整规则方法；分层布局规则生成结构信号流图；匹配驱动模拟尺寸调整方法；图匹配方法等。

现有的模拟IC设计约束生成方法，虽然可以有效进行电路层级的约束条件的生成，但大多是在电路拓扑图的层次上进行图匹配的检测。在此过程中由于不同的电路拓扑可能具有图同构表示，易产生子图同构的模糊性问题，影响约束检测的准确性，对后续模拟IC电路性能造成影响。

发明内容

本发明提出了一种面向模拟IC有源器件的对称约束检测方法及系统，以解决上文提到的现有技术的缺陷。

在一个方面，本发明提出了一种面向模拟IC有源器件的对称约束检测方法，该方法包括以下步骤：

S1：根据模拟IC的网表，对所述模拟IC中的两个MOS器件之间的连接权重使用变量表示并对变量进行赋值，根据网表中两个MOS器件之间的连接状态使用所述变量进行编码，得到所述两个MOS器件之间的器件互连矢量fv_i,j；

S2：为模拟IC中的每一种初层基块赋以唯一的器件互连矢量，构成初层基块查找表，利用所述步骤S1中得到的器件互连矢量fv_i,j在所述初层基块查找表中进行匹配，若未匹配到与所述fv_i,j相同的器件互连矢量，则所述两个MOS器件之间不存在对称约束，若匹配到与所述fv_i,j相同的器件互连矢量，则判断所述器件互连矢量对应的初层基块是否能确定对称约束，若是，则输出初层基块对称约束和所述对应的初层基块，若否，则输出所述对应的初层基块；

S3：在所述步骤S2得到的初层基块中检测得到两个相邻的初层基块，利用所述两个相邻的初层基块的器件互连矢量求出所述两个相邻的初层基块之间的基块互连矢量HM_X,Y；若未检测到相邻基块互连，则返回上一步的输出；