[发明专利]一种在图像跟踪系统中快速实现卷积的装置和方法

权利要求书

1.一种在图像跟踪系统中快速实现卷积的装置，其特征在于，采用ZYNQ-7010异构计算平台，包括图像数据预处理模块、ZYNQ SOC控制模块、DDR存储模块和卷积计算模块，ZYNQSOC控制模块分别与图像数据预处理模块和DDR存储模块连接，图像数据预处理模块的输出端与DDR存储模块连接，DDR存储模块通过搜索区图像数据传输线和模板图像数据传输线与卷积计算模块的输入端连接，卷积计算模块的输出端又与DDR存储模块连接。

2.如权利要求1所述的在图像跟踪系统中快速实现卷积的装置，其特征在于，在所述ZYNQ SOC控制模块中，设置的图像卷积计算的模板大小为32*32，进行匹配的搜索区图像大小为128*128，所述卷积计算模块最后计算的结果大小为97*97。

3.如权利要求1所述的在图像跟踪系统中快速实现卷积的装置，其特征在于，在所述ZYNQ SOC控制模块中，设置图像数据预处理的5种模式，分别为：

模式1：将输入到所述图像数据预处理模块中的视频图像从起始的行和列的位置开始截取128*128大小的搜索区图像；

模式2：首先将输入到图像数据预处理模块中的视频图像从起始的行和列的位置开始截取256*256大小的图像，然后根据时序将相邻2列图像数据求和，然后将求和结果存储到所述ZYNQ SOC控制模块中的FPGA内部分布式RAM，并在相邻下一行求和图像数据时读取RAM数据进行求和，最后再除以4得到128*128搜索区图像；

模式3：首先将输入到所述图像数据预处理模块中的视频图像从起始的行和列的位置开始截取512*512大小的图像，然后根据时序将相邻4列图像数据求和，然后将求和结果存储到ZYNQ SOC控制模块中的FPGA内部分布式RAM，并在相邻四行求和图像数据时读取RAM数据进行求和，最后再除以16得到128*128搜索区图像；

模式4：首先将输入到所述图像数据预处理模块中的视频图像从起始的行和列的位置开始截取1024*1024大小的图像，然后根据时序将相邻8列图像数据求和，然后将求和结果存储到ZYNQ SOC控制模块中的FPGA内部分布式RAM，并在相邻8行求和图像数据时读取RAM数据进行求和，最后再除以64得到128*128搜索区图像；

模式5：首先将输入到所述图像数据预处理模块中的视频图像从起始的行和列的位置开始截取2048*2048大小的图像，然后根据时序将相邻16列图像数据求和，然后将求和结果存储到ZYNQ SOC控制模块中的FPGA内部分布式RAM，并在相邻16行求和图像数据时读取RAM数据进行求和，最后再除以256得到128*128搜索区图像。

4.如权利要求1所述的在图像跟踪系统中快速实现卷积的装置，其特征在于，所述卷积计算模块中，对搜索区图像和模板图像按照如下方法进行卷积运算：

1)根据地址同时读取T个搜索区图像数据和T个模板图像数据，地址分别为0,1,2...T-1；0,1,2...T-1,读取第一个地址数据后对T个搜索区图像数据和T个模板图像数据进行乘积运算，得到T个乘积，再利用5个周期进行流水线累加求和，同时依次读取T个地址进行累加求和，并将相邻结果进行求和，最后得到一个图像卷积结果；改变地址读取方式，地址分别为1,2,3...T；0,1,2...T-1,重复上面计算步骤并按要求切换地址，可得到一行(S-T+1)图像卷积结果；

2)再从所述DDR存储模块读取搜索区图像数据，读取的第T+1行数据存储在FPGA的第1个分布式RAM中，在重复步骤1前，读取的T个搜索区数据需要进行重新排序，例如第T+1行搜索区图像数据存储到第1个分布式RAM中，读取数据则第1个分布式RAM输出数据为第T个图像数据，第2个分布式RAM输出数据为第1个图像数据，依次类推获得新的T个图像数据，重复步骤1可得新的一行(S-T+1)图像卷积结果；

3)重复1、2步骤可获得(S-T+1)*(S-T+1)图像卷积结果，在输入视频图像获取搜索区图像完成后的第T*(S-T-1)个主时钟周期即可获得图像卷积结果，存储在DDR存储模块中。