[发明专利]一种背板总线数据接收方法及装置

权利要求书

1.一种背板总线数据接收方法，其特征在于，应用于背板总线主站，该背板总线主站包括现场可编程门阵列FPGA单元和物理收发器，所述数据接收方法包括：

所述FPGA单元根据输入的时钟信号，对所述物理收发器接收的输入数据流进行采样，以提取输入数据流中的数据；

所述FPGA单元对提取的数据进行串并转换，并通过的第二隔离时钟域进行时钟转换；

所述FPGA单元对时钟转换后的数据进行解码与校验；

所述FPGA单元将经过校验的数据存入接收缓冲区。

2.根据权利要求1所述的背板总线数据接收方法，其特征在于，所述输入的时钟信号为第一时钟信号和第二时钟信号，第一时钟信号和第二时钟信号的频率相同，相位相差90度，第一时钟信号和第二时钟信号分别包括上升沿和下降沿，所述第一时钟信号的上升沿对应第一采样时刻，所述第二时钟信号的上升沿对应第二采样时刻，所述第一时钟信号的下降沿对应第三采样时刻，所述第二时钟信号的下降沿对应第四采样时刻。

3.根据权利要求1所述的背板总线数据接收方法，其特征在于，所述对时钟转换后的数据进行解码，包括：

将每十位代码组转换成八位数据，其中，每十位代码组中的高(M+1)位减少一位校验码，低(9-M)位减少一位校验码，且转换后的十位代码组按照预设的比特顺序排列，其中，M为小于8的自然数。

4.根据权利要求1所述的背板总线数据接收方法，其特征在于，所述数据接收方法还包括：通过接收状态机控制接收流程；

所述接收状态机的状态包括：接收空闲状态、接收开始状态、接收等待状态、接收包长高字节状态、接收包长低字节状态、接收数据状态、接收校验值状态、校验状态和接收结束状态。

5.根据权利要求4所述的背板总线数据接收方法，其特征在于，所述第二隔离时钟域为接收FIFO，且接收FIFO两侧的输入时钟不同；

所述通过接收状态机控制接收流程，包括：

将初始化状态设置为所述接收空闲状态；

当输入时钟有效时，进入所述接收开始状态；

检测接收FIFO是否为空，如果不为空，则进入所述接收等待状态，并启动接收计数信号进行计数；

依次进入所述接收包长高字节状态和所述接收包长低字节状态；

检测要接收的数据包长度是否有效，如果有效，则进入所述接收数据状态，并重新启动接收计数信号进行计数；

检测到接收计数信号与要接收的数据包长度相符后，进入所述接收校验值状态；

接收完校验值后，进入所述校验状态，如果校验通过，进入所述接收结束状态。

6.一种背板总线数据接收装置，其特征在于，包括现场可编程门阵列FPGA单元和物理收发器，所述FPGA单元包括串转并数据恢复模块、第二时钟转换模块、解码模块和校验模块，其中：

串转并数据恢复模块，用于根据输入的时钟信号，对输入数据流进行采样，以提取输入数据流中的数据，并对提取的数据进行串并转换；

第二时钟转换模块，用于通过第二隔离时钟域进行时钟转换；

解码模块，用于对时钟转换后的数据进行解码；

校验模块，用于对解码后的数据进行校验，并将经过校验的数据存入接收缓冲区。

7.根据权利要求6所述的背板总线数据接收装置，其特征在于，所述输入的时钟信号为第一时钟信号和第二时钟信号，第一时钟信号和第二时钟信号的频率相同，相位相差90度，第一时钟信号和第二时钟信号分别包括上升沿和下降沿，所述第一时钟信号的上升沿对应第一采样时刻，所述第二时钟信号的上升沿对应第二采样时刻，所述第一时钟信号的下降沿对应第三采样时刻，所述第二时钟信号的下降沿对应第四采样时刻。

8.根据权利要求6所述的背板总线数据接收装置，其特征在于，所述解码模块，具体用于：

将每十位代码组转换成八位数据，其中，每十位代码组中的高(M+1)位减少一位校验码，低(9-M)位减少一位校验码，且转换后的十位代码组按照预设的比特顺序排列，其中，M为小于8的自然数。