[发明专利]具有总线仲裁器的主从通信系统及通信方法

说明书

本发明涉及一种具有总线仲裁器的主从通信系统以及一种通信方法。所述主从通信系统中，总线仲裁器利用基于FPGA实现的动态地址分配模块获得各个所述从设备映射于系统内存中的起始地址和空间大小，基于FPGA可编程的特点，所述起始地址和空间大小动态可调，可以有效解决从设备所需的地址空间与原分配的地址空间不匹配的问题，提高了系统内存空间的地址利用率，同时利用总线仲裁器对两个以上的所述主设备向同一所述从设备发出的连接请求进行仲裁，从设备的数量可以灵活扩展。所述通信方法采用了上述具有总线仲裁器的主从通信系统。

技术领域

本发明涉及FPGA应用领域，尤其涉及一种具有总线仲裁器的主从通信系统以及一种通信方法。

背景技术

总线是计算机系统各种功能部件之间传送信息的公共通信干线，它是处理器、内存、输入输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接。

在MCU(Micro-Controller Unit，微控制器)领域，通常将MCU内核的外部设备分为主设备和从设备，主设备可以向从设备发送读指令和写指令。主设备和从设备可以均大于一个。多个主设备和多个从设备通过总线仲裁器连接到总线系统，其中，利用总线仲裁器可以分段MCU的内存地址空间，并将每段地址分配给各个从设备，通过区分地址分段分配给各个从设备的地址空间，来区分通过总线系统访问的各个从设备。

现有总线仲裁器设计中，为从设备设置的内存地址空间一旦设计好就固定了下来，在实际应用过程中容易出现以下几种问题：一是从设备所需的地址空间大于总线仲裁器分配的地址空间，需重构MCU存储空间的地址映射；二是从设备所需的地址空间小于总线仲裁器分配的地址空间，造成MCU存储空间地址浪费；三是由于每个从设备分配的地址空间固定，会制约从设备的数量扩展，降低了MCU存储空间的地址利用率。

发明内容

为了解决上述问题，本发明提供了一种具有总线仲裁器的主从通信系统。另外还提供了一种通信方法。

一方面，本发明提供一种具有总线仲裁器的主从通信系统，所述主从通信系统用于实现主设备和从设备之间的通信，所述主设备和所述从设备的数量均在两个以上，所述总线仲裁器包括基于FPGA(Field Programmable Gate Array，现场可编程门阵列)实现的动态地址分配模块，所述动态地址分配模块用于分配所述从设备映射于系统内存中的起始地址和空间大小，其中，所述起始地址和空间大小动态可调，所述总线仲裁器利用所述动态地址分配模块获得各个所述从设备映射于系统内存中的起始地址和空间大小，并对两个以上的所述主设备向同一所述从设备发出的连接请求进行仲裁。

可选的，所述从设备的数量大于或等于所述主设备的数量。

可选的，所述动态地址分配模块配置有多个从设备起始地址寄存器和多个从设备地址空间寄存器，每个所述从设备起始地址寄存器配置为寄存一个所述从设备对应的起始内存地址，每个所述从设备地址空间寄存器配置为寄存一个所述从设备对应的内存地址空间。

可选的，对应于每个所述主设备，所述动态地址分配模块配置有与所述主设备相关的从设备起始地址寄存器和从设备地址空间寄存器，且各个所述主设备对应的所述从设备起始地址寄存器和从设备地址空间寄存器的数量动态可调。

可选的，所述总线仲裁器还包括基于所述FPGA实现的以下模块：

主设备解析模块，与所述主设备一一对应设置，所述主设备解析模块配置为解析并锁存来自对应的所述主设备的信号，还配置为向对应的所述主设备反馈来自所述从设备的响应信号；

从设备地址解析模块，与所述主设备一一对应设置，配置为从所述动态地址分配模块获得与对应的所述主设备相关的所述从设备的内存地址信息，还配置为调用所述主设备解析模块锁存的来自对应的所述主设备的信号，在多个从设备输出模块中选择要通信的一个，以建立通信通道；以及，