[发明专利]栅极驱动电路及显示装置

说明书

本公开提供一种栅极驱动电路及显示装置，属于显示技术领域，其可解决现有的不同行的像素单元容易发生信号错充及充电率较低的技术问题。本公开的栅极驱动电路，包括级联的多个移位寄存器；还包括：电平转换模块和调节模块；电平转换模块被配置为根据预设时序，将逻辑电平信号转换为第一时钟信号；调节模块被配置为将第一时钟信号调整为第二时钟信号，并输出至移位寄存器的时钟信号端；其中，第二时钟信号的下降沿时间小于第一时钟信号的下降沿时间。

技术领域

本公开属于显示技术领域，具体涉及一种栅极驱动电路及显示装置。

背景技术

随着显示行业的不断发展，液晶显示产品以其低成本、窄边框、轻薄化等优势受到了更多的关注，在此背景下阵列基板栅极驱动技术(Gate Driver on Array，GOA)应运而生。

在大尺寸显示产品中，GOA信号需要经过较长的多条控制信号线进行传输，每条控制信号线的线阻R很大(如200Ω)，而且每条控制信号线和其相邻的金属、介质、彩膜基板等会形成一定的电容C(nF级)；R和C的存在会造成信号的衰减、延迟、形变，进而会带来错充等画质不良，为解决错充现象，往往需要设定比较大的栅极输出使能(Gate Output Enable，GOE)时间，这就牺牲了像素单元的充电时间，降低了充电率。

发明内容

本公开旨在至少解决现有技术中存在的技术问题之一，提供一种栅极驱动电路及显示装置。

第一方面，本公开实施例提供一种栅极驱动电路，包括级联的多个移位寄存器；还包括：电平转换模块和调节模块；

所述电平转换模块被配置为根据预设时序，将逻辑电平信号转换为第一时钟信号；

所述调节模块被配置为将所述第一时钟信号调整为第二时钟信号，并输出至移位寄存器的时钟信号端；其中，所述第二时钟信号的下降沿时间小于所述第一时钟信号的下降沿时间。

可选地，所述第二时钟信号的上升沿时间小于所述第一时钟信号的上升沿时间。

可选地，所述电平转换模块包括：电平转换芯片；所述电平转换芯片具有逻辑电平信号输入端和时钟信号输出端；

所述逻辑电平信号输入端与时序控制芯片连接，时钟信号输出端与所述调节模块连接。

可选地，所述调节模块包括：电感；

所述电感的一端与所述电平转换芯片的所述时钟信号输出端连接，另一端与所述移位寄存模块的时钟信号端连接。

可选地，所述电感的电感量为50微亨至100微亨。

可选地，所述移位寄存器包括：输入子电路、输出子电路、上拉复位子电路，输出复位子电路；

所述输入子电路被配置为响应于信号输入端所输入的输入信号，并通过输入信号给上拉节点进行充电；所述上拉节点为所述输入子电路、所述输出子电路和所述上拉复位子电路之间的节点；

所述输出子电路被配置为响应于所述上拉节点的电位，将栅极驱动信号通过信号输出端输出；

所述上拉复位子电路被配置为响应于上拉复位信号端输出的上拉复位信号，通过非工作电平信号将上拉节点进行复位；

所述输出复位子电路被配置为响应于输出复位信号端输出的输出复位信号，通过非工作电平信号将信号输出端进行复位。

可选地，所述输入子电路包括第一晶体管；所述第一晶体管的控制极和第一极连接所述输入信号端，第二极连接所述上拉节点；

所述输出子电路包括第二晶体管和存储电容；所述第二晶体管的控制极连接所述上拉节点，第一极连接所述时钟信号端，第二极连接所述输出信号端；所述存储电容的第一极连接所述上拉节点，第二极连接所述输出信号端；