[发明专利]半导体存储装置在审
| 申请号: | 202011118720.X | 申请日: | 2016-07-22 |
| 公开(公告)号: | CN112233713A | 公开(公告)日: | 2021-01-15 |
| 发明(设计)人: | 前嶋洋;柴田升 | 申请(专利权)人: | 东芝存储器株式会社 |
| 主分类号: | G11C16/08 | 分类号: | G11C16/08;G11C16/10;G11C16/24;G11C16/34;G11C16/04;G11C16/26;G11C11/56 |
| 代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勳 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 存储 装置 | ||
1.一种半导体存储装置,其特征在于具备:
第1存储单元,能够设定为至少8个阈值电压中的任一个阈值电压;
第1位线,电连接于所述第1存储单元;
感应放大器,连接于所述第1位线,所述感应放大器具有至少4个数据锁存电路;
额外数据锁存电路,通过总线电连接于所述感应放大器;以及
控制器,配置成控制写入操作,所述写入操作包括用来改变所述第1存储单元的所述阈值电压的程序操作和用来验证所述第1存储单元的所述阈值电压的验证操作,其中所述控制器配置成在所述程序操作中使所述额外数据锁存电路和所述4个数据锁存电路中的至少1个数据锁存电路被存取;且
其中所述控制器配置成在所述验证操作中使所述4个数据锁存电路而非所述额外锁存电路被存取。
2.根据权利要求1所述的半导体存储装置,其特征在于:所述验证操作包括7个验证操作,且所述半导体存储装置还具备:
字线,连接于所述第1存储单元的栅极;其中
所述7个验证操作包括:第1验证操作、第2验证操作、第3验证操作、第4验证操作、第5验证操作、第6验证操作以及第7验证操作,且
对所述字线,在所述第1至第7验证操作期间,施加相应的第1至第7验证电压,所述第1至第7验证电压彼此不同。
3.根据权利要求2所述的半导体存储装置,其特征在于所述感应放大器是:
在所述7个验证操作中的2个验证操作的期间,对所述第1位线施加充电电压,且
在所述7个验证操作中的其余5个验证操作的期间,不对所述第1位线施加所述充电电压。
4.根据权利要求3所述的半导体存储装置,其特征在于还具备:
第2存储单元,能够设定为至少8个阈值电压中的任一个阈值电压,且具有连接于所述字线的栅极;以及
第2位线,连接于所述第2存储单元;
其中所述感应放大器在所述其余5个验证操作中的2个验证操作的期间对所述第2位线施加所述充电电压,且在除所述其余5个验证操作中的所述2个验证操作以外的所述验证操作的期间不对所述第2位线施加所述充电电压。
5.根据权利要求4所述的半导体存储装置,其特征在于更具备:
第3存储单元,能够设定为所述至少8个阈值电压中的任一个阈值电压,且具有连接于所述字线的栅极;以及
第3位线,连接于所述第3存储单元;
其中所述感应放大器在所述其余5个验证操作中的另外2个验证操作的期间对所述第3位线施加所述充电电压,且在所述其余5个验证操作中的所述另外2个验证操作以外的所述验证操作的期间不对所述第3位线施加所述充电电压。
6.根据权利要求5所述的半导体存储装置,其特征在于还具备:
第4存储单元,能够设定为所述至少8个阈值电压中的任一个阈值电压,且具有连接于所述字线的栅极;以及
第4位线,连接于所述第4存储单元;
其中所述感应放大器是:在所述7个验证操作中的所述2个验证操作、所述其余5个验证操作中的所述2个验证操作以及所述其余5个验证操作中的所述另外2个验证操作以外的所述7个验证操作中的1个验证操作的期间,对所述第4位线施加所述充电电压,且在所述7个验证操作中的所述2个验证操作、所述其余5个验证操作中的所述2个验证操作以及所述其余5个验证操作中的所述另外2个验证操作的期间不对所述第4位线施加所述充电电压。
7.根据权利要求2所述的半导体存储装置,其特征在于:所述7个验证操作分别对应于所述至少8个阈值电压中的7个阈值电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011118720.X/1.html,转载请声明来源钻瓜专利网。





