[发明专利]半导体结构及其形成方法

说明书

本申请提供半导体结构及其形成方法，所述方法包括：提供衬底，衬底表面形成有分立的堆叠层，堆叠层表面包括第一掩膜，堆叠层包括依次交替分布的沟道层和牺牲层；在第一掩膜和堆叠层的侧壁形成第一介质层；去除第一掩膜，形成第一开口；在第一介质层表面、第一开口的侧壁和底面形成第二介质层，第二介质层具有第二开口，且第二开口位于堆叠层上方；沿第二开口刻蚀第二介质层、堆叠层至暴露衬底，使堆叠层形成分立的第一鳍片和第二鳍片；在第一鳍片和第二鳍片之间填充第三介质层，且第三介质层与第一鳍片、第二鳍片的顶面共面。本申请技术方案提供的半导体结构的形成方法，能够有效地制作出Forksheet器件的介电墙，且工艺过程简单、易实现。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体器件的临界尺寸降至16/14nm节点之后，器件结构也从传统的平面结构转向FinFET结构。然而，从4/3nm节点开始，FinFET将被GAA(Gate-All-Around，环绕式栅极)结构取代，而第一代GAA将采用硅纳米片(Nanosheet)。但是，对于Nanosheet而言，其工艺限制了n型器件和p型器件之间的间距，致使所述Nanosheet结构要消耗较多的器件空间。

基于此，一种新的半导体器件结构(Forksheet，叉形片器件)被提出，所述Forksheet结构被认为是Nanosheet结构的自然延伸，可用于3nm以下的半导体器件结构。与Nanosheet相比，Forksheet器件的沟道由叉形栅极结构控制，这是通过在栅极图案化之前在P型器件和N型器件之间引入介电墙(Dielectric Wall)来实现的。

因此，介电墙的形成工艺是形成Forksheet器件的核心工艺。

发明内容

本申请解决的技术问题是如何形成Forksheet器件的介电墙。

为解决上述技术问题，本申请提供一种半导体结构的形成方法，包括：提供衬底，所述衬底表面形成有分立的堆叠层，所述堆叠层表面包括第一掩膜，所述堆叠层包括依次交替分布的沟道层和牺牲层；在所述第一掩膜和所述堆叠层的侧壁形成第一介质层；去除所述第一掩膜，形成第一开口；在所述第一介质层表面、所述第一开口的侧壁和底面形成第二介质层，所述第二介质层具有第二开口，且所述第二开口位于所述堆叠层上方；沿所述第二开口刻蚀所述第二介质层、堆叠层至暴露所述衬底，使所述堆叠层形成分立的第一鳍片和第二鳍片；在所述第一鳍片和所述第二鳍片之间填充第三介质层，且所述第三介质层与所述第一鳍片、所述第二鳍片的顶面共面。

在本申请实施例中，采用原子层沉积工艺形成带有所述第二开口的第二介质层，位于所述第二开口两侧的堆叠层的宽度相同。

在本申请实施例中，所述沟道层和所述衬底的材料相同，而与所述牺牲层的材料不同。

在本申请实施例中，所述衬底、所述沟道层和所述牺牲层的材料包括硅、锗、锗化硅、碳化硅、砷化镓、锑化铟、磷化镓、锑化镓、砷铟化铝、铟砷化镓、磷化锑镓或磷化铟中的至少一种。

在本申请实施例中，在所述第一掩膜的表面还形成有第二掩膜，形成所述第一介质层的工艺包括：在所述第二掩膜、所述第一掩膜、所述堆叠层的侧壁以及所述第二掩膜的表面沉积第一介质材料；研磨所述第一介质材料和所述第二掩膜，至露出所述第一掩膜表面，形成第一介质层。

在本申请实施例中，所述第二掩膜与所述第一掩膜的材料不同，所述第二掩膜与所述第一介质层的材料相同。

在本申请实施例中，所述第一掩膜的材料包括氮化硅，所述第二掩膜与所述第一介质层的材料包括氧化硅。