[发明专利]一种多核处理器Cache一致性模拟验证方法及验证装置

说明书

本发明公开了一种多核处理器Cache一致性模拟验证方法及验证装置，该验证方法为：配置验证环境和验证激励，在验证环境下进行激励测试；在完成激励测试之后进行覆盖率收集与性能统计，通过全局协议正确性检查来判定系统是否按照协议要求进行状态的正确迁移。该验证装置是基于上述验证方法来构建的。本发明具有原理简单、操作简便、验证效果好等优点。

技术领域

本发明主要涉及到高速缓冲存储器技术领域，特指一种适用于多核处理器Cache一致性模拟验证方法及验证装置。

背景技术

在处理器设计当中，Cache(高速缓冲存储器)是存在于处理器核与主存之间的一级存储器，在多核的处理器系统当中，存在Cache一致性的问题。当多个Cache包含同一块数据时，如果其中任意一个Cache修改了该数据块而没有通知其他的Cache，就会产生数据不一致的情况。而Cache一致性就是维护多个Cache的数据保持一致性的协议。Cache一致性协议的设计是多核处理器系统的核心技术之一，因此对于Cache一致性的验证是一项非常重要的工作。

现阶段，对于Cache一致性的验证一般采用软件模拟的方法，随着Cache一致性协议日益复杂，验证中需要覆盖的状态与路径成几何倍数增加，验证环境的复杂程度越来越高。而现有验证方法均为传统手动搭建，在验证初期需要耗费较多的时间来开发完善的验证模型及测试激励组。同时在覆盖率收集方面，验证人员往往需要投入大量的精力来编写完备的覆盖率组及断言，以此来保证验证的完备性。另外在可重用性方面，传统的验证方法并未基于UVM验证方法学，验证环境在由模块级向子系统级及系统级集成的时候，仍需要较长的调试时间。综上，会导致整个cache一致性验证周期耗时较长。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种原理简单、操作简便、验证效果好的多核处理器Cache一致性模拟验证方法及验证装置。

为解决上述技术问题，本发明采用以下技术方案：

一种多核处理器Cache一致性模拟验证方法，配置验证环境和验证激励，在验证环境下进行激励测试；在完成激励测试之后进行覆盖率收集与性能统计，通过全局协议正确性检查来判定系统是否按照协议要求进行状态的正确迁移。

作为本发明方法的进一步改进：在一致性协议相关状态与报文流程执行结果已验证通过的基础之上，检查全局的数据一致性是否符合协议要求。

作为本发明方法的进一步改进：所述配置验证环境时，根据需要配置的请求节点个数，生成相应的基本测试激励与随机测试激励。

作为本发明方法的进一步改进：通过填写一致性协议的覆盖率表格，生成覆盖率模型；在激励完成之后，收集覆盖率，依据覆盖率数据来不断进行迭代测试，直至覆盖率达到100％。

作为本发明方法的进一步改进：所述覆盖率表格包括需要验证的报文类型及报文各个域段的合法取值、Cache状态的迁移路径、非法状态确定。

作为本发明方法的进一步改进：通过生成的随机测试激励，进行随机压力测试，并且实时进行协议处理流程正确性检查，并在测试后对所有请求进行结果检查及性能统计；随机压力测试不通过，根据正确性检查的报错信息，查找访存事务流程，定位错误点，错误排除后，重新执行随机压力测试。

作为本发明方法的进一步改进：统计访存事务的性能，确定性能缺陷与优化方向。

作为本发明方法的进一步改进：所述全局协议正确性检查单元的流程包括：

步骤S11：收集设计接口处协议处理的数据包，与标准协议模型的数据包进行比较判断处理过程是否正确；首先根据后门读取的Cache状态判断入口处的请求事务是否正确，确保发出的请求符合协议规定，另外对于事务处理流程中每个报文的域段设置合法性进行检查，发现非法状态时会记录错误事务信息并打印；