[发明专利]栅极驱动电路和显示面板

说明书

本申请提供了栅极驱动电路和显示面板，包括M级时钟信号线、N级栅极信号线和多个第一下拉模块，时钟信号的周期为(a*T)、占空比为(T‑2)/(2*T)，相邻两级时钟信号的延迟时间为a，第n_m、(n_m+j*M)级栅极信号线分别被第n_m级时钟信号线其中对应的一个周期同步，第一下拉模块的第一输入端的信号的下降沿和上升沿分别下拉其第一输出端的信号和其第二输出端的信号，若k％M为奇数，则第k级栅极信号线连接第一输出端，对应的第一输入端连接第(k％M)级时钟信号线，反之，则第k级栅极信号线连接第二输出端，对应的第一输入端连接第[(k％M)+f+g1*T]级时钟信号线，M为大于2的偶数，N≥M，1≤n_m≤M，T＝M，j0，f＝(T‑2)/2，[(k％M)+f+g1*T]为奇数；此方案可以改善像素的充电时间以提高显示面板的显示画面的均匀性。

技术领域

本申请涉及显示技术领域，尤其涉及显示面板制造技术领域，具体涉及栅极驱动电路和显示面板。

背景技术

对于LCD(Lip1uid Crystal Disp1lay，液晶显示)面板而言，采用窄边框技术将栅极驱动电路移至源极驱动电路的同侧，并且在源极驱动电路的对侧设置下拉电路，可以在实现窄边框的同时也确保像素具有足够的充电时间。

目前，下拉电路均通过对时钟信号进行变换以得到需要的下拉信号，再将所述下拉信号作用于对应的栅极信号以实现对栅极信号的下拉；然而，现有的下拉电路只能适用于占空比为50％的时钟信号，对于占空比低于50％的时钟信号而言，部分时钟信号的上升沿比对应的被下拉的栅极信号的下降沿延迟一段时间，造成LCD面板中部分栅极信号无法及时下拉，降低了对应像素的充电时间，以至于LCD面板中不同区域的像素的亮度差异较大，降低了LCD面板的显示画面的均匀性。

因此，有必要提供可以改善像素的充电时间以提高LCD面板的显示画面的均匀性的栅极驱动电路和显示面板。

发明内容

本申请实施例提供栅极驱动电路和显示面板，其中第一下拉模块的第一输入端的信号的下降沿和上升沿分别下拉其第一输出端的信号和其第二输出端的信号，针对占空比为(T-2)/(2*T)的时钟信号，通过“若k％M为奇数，则第k级栅极信号线连接第一输出端，对应的第一输入端连接第(k％M)级时钟信号线，反之，则第k级栅极信号线连接第二输出端，对应的第一输入端连接第[(k％M)+f+g1*T]级时钟信号线，且[(k％M)+f+g1*T]为奇数”的设置方式，其中M为时钟信号线总奇数，T＝M，f＝(T-2)/2；以解决现有的LCD面板的像素驱动电路中部分栅极信号无法及时下拉，降低了对应像素的充电时间，以至于LCD面板中不同区域的像素的亮度差异较大的问题。

本申请实施例提供栅极驱动电路，所述栅极驱动电路包括：

多级时钟信号线，所述多级时钟信号线包括第1级时钟信号线至第M级时钟信号线，所述第1级时钟信号线至所述第M级时钟信号线分别传输第1级时钟信号至第M级时钟信号，每一级时钟信号的周期为(a*T)，每一级时钟信号的占空比为(T-2)/(2*T)，相邻的两级时钟信号之间的偏移量为a，其中，所述M为大于2的偶数，所述a为单位时间段的时长，所述T为每一级时钟信号的一个周期中所述a的数量，所述T等于所述M；

多级栅极信号线，所述多级栅极信号线包括第1级栅极信号线至第N级栅极信号线，所述第1级栅极信号线至所述第N级栅极信号线分别传输第1级栅极信号至第N级栅极信号，第n_m级栅极信号线和第(n_m+j*M)级栅极信号线均连接第n_m级时钟信号线，使得第n_m级栅极信号和第(n_m+j*M)级栅极信号分别被第n_m级时钟信号中对应的一个周期同步，其中，所述N为不小于所述M的整数，所述n_m为不小于1且不大于所述M的整数，所述j为正整数；