[发明专利]一种SiC MOSFET驱动电路参数优化设计方法

说明书

本发明提供一种SiC MOSFET驱动电路参数优化设计方法，用于提升SiC基电力电子变换器的设计可靠性。该参数设计方法包括：构造干扰路径传递函数的特征多项式；根据特征多项式构造标准二阶系统；取SiC MOSFET的输入电容C_iss和栅极内电阻R_g为基准值进行参数标幺化；验证杂散电感是否足够小，以保证标准二阶系统具有足够的阻尼比；设计辅助并联电容标幺值，使得标准二阶系统在具备充足的阻尼比前提下，获得适度的、持续时间较短的过渡过程，确保辅助并联电容不会过度影响开关速度；设计驱动电阻标幺值，均衡抑制栅源电压的干扰尖峰和干扰振荡，并防止因为驱动回路截止频率过低导致栅源电压变化过缓增大开关损耗。

技术领域

本发明涉及一种SiC MOSFET驱动电路参数优化设计方法。

背景技术

目前SiC MOSFET在实际应用中，仍然沿用传统SiC MOSFET的驱动设计方法。然而，SiC MOSFET一般具有较快的开关速度和较高的电压承受能力，因而相比Si器件具有更高的电压变化率，栅源电压干扰问题更突出。

限制其SiC MOSFET开关速度的两个主要因素是栅极驱动能力和栅源电压干扰问题。参考文献[1]、参考文献[2]以及参考文献[3]在传统Si MOSFET的驱动电路设计基础上，额外增加栅源电压最大变化值校验环节，依据电压变化率、驱动电阻和结电容等效电路估算了干扰引起的栅源电压最大变化值，防止栅源电压干扰问题引发器件损伤甚至失效。类似的，参考文献[4]中详细介绍了10kV SiC MOSFET在开关瞬态时的表征，指出在导通瞬态中，栅源电压干扰的正向尖峰将可能产生击穿电流，且由于该击穿电流的存在，增大导通电流和导通损耗；在关断瞬态中，栅源电压干扰的负向尖峰在超过允许范围时将会导致器件性能退化。在此基础上，参考文献[4]讨论了对栅源电压的干扰和对开关速度的限制，并在极端情况下，即假设通过器件的米勒电容的所有电流都对其栅源电容进行充电时，通过结电容等效电路估算最大栅源电压变化幅度。

这些研究解释了栅源电压干扰的本质原因，为改进栅极驱动电路设计、消除干扰、提高开关速度提供了概念性依据；然而，这些研究尚未考虑影响SiC MOSFET动态特性的关键杂散参数，如栅极内阻、驱动回路电感和功率回路电感等。SiC MOSFET驱动电路参数优化设计方法尚不完备，急需针对SiC MOSFET高开关速度的特点，探索适合SiC基MOSFET的驱动设计方法，为SiC MOSFET器件未来在更高功率等级、更高性能要求场合的应用提供理论指导和应用技术支撑。

参考文献：

[1]Zhang Z,Zhang W,Wang F,et al.Analysis of the Switching SpeedLimitation of Wide Band-Gap Devices in a Phase-Leg Configuration:2012 IEEEEnergy Conversion Congress and Exposition(ECCE),Raleigh,USA,2012[C].IEEE,15-20Sep.2012.

[2]Chen Z.Characterization and Modeling of High-Switching-SpeedBehavior of SiC Active Devices[Dissertation].Virginia Polytechnic Institute,2009.

[3]Nguyen B,Zhang X,Ferencz A,et al.Analytic model for power MOSFETturn-off switching loss under the effect of significant current diversion atfast switching events:2018 IEEE Applied Power Electronics Conference andExposition(APEC),2018[C].287-291.