[发明专利]一种TFET器件研究用模拟系统

说明书

本发明属于TFET器件技术领域，尤其是一种TFET器件研究用模拟系统，现提出如下方案，包括底板，所述底板的贯穿有第一通孔，所述第一通孔的底部安装有推动机构，所述第一通孔的顶部开口处安装有与底板顶部固接的矩形结构的承载机构，所述承载机构外侧安装有与底板顶部固接的罩壳，所述承载机构相邻的两侧外侧壁均安装有与罩壳固接的衬底上料机构，所述衬底上料机构的正下方安装有位于底板顶部的衬底输送机构，所述承载机构的顶部安装有与罩壳顶部内侧壁固结的顶端上料机构。本发明该设计利用模拟预组装检测方式对TFET器件进行操作，方便对设计的TFET器件性能进行检测研究，提高对TFET器件研究效率。

技术领域

本发明涉及TFET器件技术领域，尤其涉及一种TFET器件研究用模拟系统。

背景技术

随着半导体器件特征尺寸的不断减小，尤其是进入纳米尺寸之后，器件中的短沟效应等负面效应对器件泄露电流、亚阈特性、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将愈加严重。

针对这一问题，目前已提出较为有效的办法是可以通过采用低亚阈值摆幅的新型器件隧穿场效应晶体管取代传统的金氧半场效晶体管来减小短沟道效应的影响。TFET器件主要采用带隧穿效应作为控制电流的主要机制，利用栅电极控制器件隧穿结处电场、电势的分布，影响隧穿的发生，当满足隧穿条件时器件处于开启状态，当不满足隧穿条件时器件的电流迅速下降，器件处于关断状态，TFET器件的亚阈值斜率不受传统MOSFET器件室温下亚阂值摆幅极限值的限制，在理论上可以实现超陡峭的亚阈值斜率，在对TFET器件的性能进行研究的时候，因T影响TFET器件性能的原因众多，其中衬底、外延层、栅介质层、栅极层、源区和漏区的材质以及数量都能影响TFET器件的性能，现有的研究操作不方便，为此需要一种TFET器件研究用模拟系统。

发明内容

本发明提出的一种TFET器件研究用模拟系统，解决了现有技术中存在的问题。

为了实现上述目的，本发明采用了如下技术方案：

一种TFET器件研究用模拟系统，包括底板，所述底板的贯穿有第一通孔，所述第一通孔的底部安装有推动机构，所述第一通孔的顶部开口处安装有与底板顶部固接的矩形结构的承载机构，所述承载机构外侧安装有与底板顶部固接的罩壳，所述承载机构相邻的两侧外侧壁均安装有与罩壳固接的衬底上料机构，所述衬底上料机构的正下方安装有位于底板顶部的衬底输送机构，所述承载机构的顶部安装有与罩壳顶部内侧壁固结的顶端上料机构，所述顶端上料机构的底部一侧安装有与罩壳固结的侧边输送机构；

所述承载机构包括与底板顶部固接的矩形结构的承载板，所述承载板贯穿有沿竖直方向设置的放置槽，且放置槽与第一通孔连通，所述承载板与相邻的一个衬底上料机构相邻的一侧开设有与放置槽连通的第一伸入通道，所述第一伸入通道的两侧内侧壁均开设有沿竖直方向等距设置的第一限制槽，且第一限制槽延伸并凹陷在放置槽相邻的内侧壁上，所述承载板与相邻的另一个衬底上料机构相邻的一侧开设有与放置槽连通的第二伸入通道，所述第二伸入通道的两侧内侧壁均开设有沿竖直方向等距设置的第二限制槽，且第二限制槽延伸并凹陷在放置槽相邻的内侧壁上，第二限制槽与第一限制槽交错设置。

优选的，所述顶端上料机构包括与罩壳顶部内侧壁固结的第一推动机构，第一推动机构的底部固接有安装板，安装板的两侧均开设有卡槽，卡槽的内部滑动连接有第一推板，第一推板相互靠近的一侧均安装有与安装板顶部固接的第二推动机构，第一推板的底部固接有第一吸附板，两组第一吸附板相互靠近的一侧安装有与安装板底部固接的第二吸附板，两组第一推板相互远离的一侧固接有沿竖直方向设置的第三推动机构，第三推动机构的底部固接有横板，两组横板相互远离的一侧底部均固接有检测探针。

优选的，所述衬底上料机构包括与罩壳内侧壁固结且沿竖直方向设置的第四推动机构，第四推动机构靠近承载机构的一侧输出端固接有沿水平方向设置的第五推动机构，第五推动机构靠近承载机构的输出端固接有支杆，支杆靠近承载机构的一侧固接有沿其长度方向分布的吸附杆。