[发明专利]存储元件及其形成方法在审
| 申请号: | 202011085013.5 | 申请日: | 2020-10-12 |
| 公开(公告)号: | CN114334985A | 公开(公告)日: | 2022-04-12 |
| 发明(设计)人: | 蔡易宗;林志豪 | 申请(专利权)人: | 华邦电子股份有限公司 |
| 主分类号: | H01L27/11521 | 分类号: | H01L27/11521;H01L29/423;H01L21/28 |
| 代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 朱颖;臧建明 |
| 地址: | 中国台湾台*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 存储 元件 及其 形成 方法 | ||
1.一种存储元件,包括:
多个叠层结构,配置在衬底上,其中每一个叠层结构包括:
第一导体层;
第二导体层,配置在所述第一导体层上;
栅间介电层,配置在所述第一导体层与所述第二导体层之间;
金属硅化物层,配置在所述第二导体层上;以及
阻障层,配置在所述金属硅化物层与所述第二导体层之间;以及
介电层,横向环绕所述多个叠层结构的下部,以暴露出所述多个叠层结构的所述金属硅化物层的一部分。
2.根据权利要求1所述的存储元件,其中所述介电层的顶面高于所述阻障层的顶面,其中所述阻障层的材料包括Ti、TiN、Ta、TaN或其组合。
3.根据权利要求1所述的存储元件,还包括:
穿隧介电层,配置在所述衬底与所述多个叠层结构之间以及所述衬底与所述介电层之间;以及
多个间隙壁,分别配置在所述多个叠层结构与所述介电层之间,
其中所述间隙壁覆盖所述多个叠层结构的所述下部,且暴露出所述金属硅化物层的顶面与部分侧壁。
4.根据权利要求1所述的存储元件,其中所述金属硅化物层与所述阻障层直接接触,且所述金属硅化物层更延伸覆盖所述介电层的部分顶面。
5.根据权利要求1所述的存储元件,其中所述多个叠层结构包括第一叠层结构与第二叠层结构,所述第一叠层结构的第一金属硅化物层具有第一底部面积,所述第二叠层结构的第二金属硅化物层具有第二底部面积,所述第一底部面积实质上等于所述第二底部面积。
6.根据权利要求1所述的存储元件,其中所述金属硅化物层具有自所述衬底往所述金属硅化物层的方向渐缩的侧壁。
7.根据权利要求1所述的存储元件,其中所述第一导体层与所述第二导体层的材料包括掺杂多晶硅、未掺杂多晶硅或其组合。
8.一种存储元件的形成方法,包括:
在衬底上形成多个叠层结构,其中每一个叠层结构依序包括:第一导体层、栅间介电层、第二导体层、阻障层以及第三导体层;
在所述衬底上形成介电层,以横向环绕所述多个叠层结构的下部并暴露出所述多个叠层结构的所述第三导体层的一部分;
形成金属层,以覆盖所述介电层与外露于所述介电层的所述第三导体层的所述部分;以及
进行金属硅化工艺,以将所述第三导体层转变为金属硅化物层,其中所述第三导体层完全转变为所述金属硅化物层,且所述金属硅化物层与所述阻障层直接接触。
9.根据权利要求8所述的存储元件的形成方法,其中所述第一导体层、所述第二导体层以及所述第三导体层的材料包括掺杂多晶硅、未掺杂多晶硅或其组合。
10.根据权利要求8所述的存储元件的形成方法,其中形成所述多个叠层结构包括:
在所述衬底上形成叠层层;以及
进行自对准双重图案化工艺,以将所述叠层层图案化为所述多个叠层结构。
11.根据权利要求8所述的存储元件的形成方法,还包括:
在所述衬底与所述多个叠层结构之间以及所述衬底与所述介电层之间形成穿隧介电层;以及
在所述多个叠层结构与所述介电层之间分别形成多个间隙壁。
12.根据权利要求11所述的存储元件的形成方法,其中所述间隙壁覆盖所述多个叠层结构的所述下部,且暴露出所述第三导体层的顶面与部分侧壁。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011085013.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:触控面板
- 下一篇:一种PBAT包覆塑化淀粉及其生产工艺
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的





