[发明专利]NMOS器件的N型功函数层及其形成方法及MOSFET结构

说明书

本申请提供一种NMOS器件的N型功函数层形成方法，涉及半导体集成电路制造技术，针对NMOS的N型功函数层的PVD工艺，首先形成NMOS的用于形成金属栅极的凹槽，然后采用低温PVD工艺沉积一薄层TiAl，作为缓冲层，以减少高温导致的铝扩散，然后高温退火，之后再采用高温PVD工艺沉积TiAl主体层，较高温度可增强沉积TiAl粒子在基底表面的移动性，产生回流现象，减小PVD的overhang，改善后续金属栅极填充的工艺窗口，也即采用两步PVD沉积，兼顾低温TiAl对Al扩散的抑制及缓冲能力和高温TiAl较小的overhang而改善填充效果。

技术领域

本申请涉及半导体集成电路制造技术，具体涉及NMOS器件的N型功函数层形成方法。

背景技术

随着半导体技术的发展，高工艺节点的半导体器件的栅极结构中通常采用金属栅(MG)，而栅介质层则通常采用高介电常数层(HK)，HK和MG叠加形成HKMG结构。随着半导体器件的尺寸的进一步缩小，半导体器件会采用鳍式晶体管结构，鳍式晶体管包括鳍体，鳍体呈纳米条或纳米片结构，且鳍体由所述半导体衬底刻蚀而成。栅极结构覆盖在部分长度的鳍体的顶部表面和侧面。而源区和漏区则形成在栅极结构两侧的鳍体中。HKMG的栅极结构通常采用栅极替换工艺实现。也即先采用淀积加光刻和刻蚀工艺在所述栅极结构的形成区域形成所述伪栅极结构。所述伪栅极结构通常由栅氧化层和多晶硅栅叠加而成，之后在所述伪栅极结构的侧面形成侧墙，采用源漏离子注入工艺在所述伪栅极结构两侧形成源区和漏区。完成HKMG之前的所有正面工艺之后，再去除所述伪栅极结构，所述伪栅极结构去除区域会形成凹槽，之后在凹槽中形成HKMG。随着，器件的尺寸缩小，凹槽会缩小，HKMG的填充厚度会受到限制。通常，在HKMG中，需要采用功函数层，N型半导体器件采用N型功函数层如TiAl，N型功函数层的功函数接近半导体衬底如硅衬底的导带，有利于降低N型半导体器件的阈值电压；P型半导体器件采用P型功函数层如TiN，P型功函数层的功函数接近半导体衬底如硅衬底的价带，有利于降低P型半导体器件的阈值电压即阈值电压绝对值。通常，在同一半导体衬底上需要同时集成N型半导体器件和P型半导体器件。这时，需要先形成所述P型功函数层，之后再去除所述N型半导体器件形成区域中的所述P型功函数层，之后再形成N型功函数层，这时，在所述P型半导体器件形成区域中N型功函数层会叠加在所述P型功函数层的表面上，之后再形成所述金属栅。

现有N型半导体器件的功函数层TiAl一般采用物理气相沉积PVD(Physical VaporDeposition)工艺形成。由于TiAl中的Al有一定的扩散能力，所以热预算(thermal budget)需要严格控制，一般采用低温制程，但缺点是低温PVD会产生较明显的悬挂膜(overhang)，不利于后续的金属栅填充。

发明内容

本申请在于提供一种高介电金属栅极MOSFET结构的形成方法，包括：S1：提供半导体衬底，半导体衬底包括NMOS形成区域和PMOS形成区域，采用伪多晶硅栅的工艺方法在半导体衬底上完成金属栅之前的工艺，而在半导体衬底的NMOS形成区域的表面形成NMOS的多晶硅栅极结构，在半导体衬底的PMOS形成区域的表面形成PMOS的多晶硅栅极结构，多晶硅栅极结构之间填充有层间介质层，其中各多晶硅栅极结构包括依次叠加的界面层、高介电常数层和底部阻挡层构成的栅介质层，形成于栅介质层之上的多晶硅栅；S2：去除多晶硅栅，形成第一功函数层，所述第一功函数层覆盖在各所述多晶硅栅去除区域的侧面和底部表面并延伸到所述多晶硅栅去除区域之外，并去除部分的所述第一功函数层，保留位于PMOS的多晶硅栅去除区域的第一功函数层，而由第一功函数层形成PMOS的P型功函数层；S3：用低温PVD工艺沉积第一层TiAl层；S4：进行高温退火工艺；S5：用高温PVD工艺沉积第二层TiAl层，第二层TiAl层构成TiAl的主体层，并由经高温退火工艺后的第一层TiAl层和第二层TiAl层构成NMOS和PMOS区域的N型功函数层；以及S6：在NMOS的N型功函数层上叠加形成顶部阻挡层，并同时在PMOS的N型功函数层上叠加形成顶部阻挡层，形成金属层，金属层将多晶硅栅去除区域完全填充，并进行平坦化，形成NMOS的金属栅和PMOS的金属栅。