[发明专利]具有时钟共享的电路装置及相应方法

权利要求书

1.一种系统，包括：

主电路；以及

从电路，被配置为接收来自所述主电路的外部时钟信号，所述从电路包括第一外围电路和第二外围电路，所述第一外围电路和所述第二外围电路被配置为接收从所述外部时钟信号获得的相应的第一时钟信号和第二时钟信号，其中所述主电路被配置为根据分别用于所述第一外围电路和所述第二外围电路的两个不同的定时模式向所述从电路发送所述外部时钟信号，其中所述从电路包括逻辑电路，所述逻辑电路被配置为：生成锁定信号并将所述锁定信号提供给所述第一外围电路，所述锁定信号通过所述从电路的输出端子被提供给所述主电路，其中所述逻辑电路被配置为：当所述逻辑电路检测到所述从电路的给定操作模式时生成所述锁定信号，其中所述主电路被配置为：在接收到所述锁定信号之前根据所述两个不同的定时模式中的第一定时模式发送所述外部时钟信号，并且其中所述主电路被配置为：在接收到所述锁定信号之后根据所述两个不同的定时模式中的第二定时模式发送所述外部时钟信号，所述第二定时模式不同于所述第一定时模式。

2.根据权利要求1所述的系统，其中所述系统被配置为：

将表示所述给定操作模式的值编程在所述从电路的第一寄存器中；以及

通过在所述第一寄存器中读取表示所述给定操作模式的所述值，检测所述给定操作模式。

3.根据权利要求2所述的系统，其中所述系统被配置为：在生成所述锁定信号之后，擦除所述锁定信号，并且利用所述第一定时模式发送所述外部时钟信号。

4.根据权利要求3所述的系统，其中所述主电路是微处理器，其中所述第一外围电路是串行接口，所述串行接口被配置为访问寄存器组，所述寄存器组包括所述第一寄存器，其中所述逻辑电路被配置为：通过验证对所述第二外围电路的访问是否被请求来检测所述从电路的操作模式，并且当对所述第二外围电路的访问被请求时，所述逻辑电路被配置为发送所述锁定信号以禁止所述串行接口的操作，其中所述第二定时模式是连续定时模式(CT)，并且其中擦除所述锁定信号使能所述串行接口用于数据的传输。

5.根据权利要求4所述的系统，其中所述第二外围电路包括非易失性存储器。

6.根据权利要求5所述的系统，其中所述逻辑电路被配置为：通过检测对访问所述非易失性存储器的请求的结束，擦除所述锁定信号。

7.根据权利要求4所述的系统，其中所述微处理器被配置为：通过向所述串行接口提供解锁序列，擦除所述锁定信号，以向所述寄存器组中的第二寄存器写入解锁值，以生成提供给所述逻辑电路的解锁信号，其中所述逻辑电路被配置为：响应于接收到所述解锁信号来去激活所述锁定信号。

8.根据权利要求7所述的系统，其中所述第二寄存器被配置为提供所述解锁信号。

9.根据权利要求7所述的系统，其中在擦除所述锁定信号之后，所述系统被配置为：通过擦除所述第二寄存器，去激活所述解锁信号。

10.根据权利要求4所述的系统，其中所述串行接口包括移位寄存器，所述移位寄存器被配置为向所述寄存器组传输串行数据，并且其中所述串行接口被配置为在接收到所述锁定信号之后阻止所述移位寄存器的操作。

11.根据权利要求1所述的系统，其中所述从电路在集成电路中被实施。

12.根据权利要求1所述的系统，其中所述主电路是微处理器。

13.根据权利要求1所述的系统，其中所述第一时钟信号和所述第二时钟信号相同。