[发明专利]用于浮点运算的乘法器、方法、集成电路芯片和计算装置

权利要求书

1.一种乘法器，用于根据运算模式进行浮点数乘法运算，其中所述浮点数至少包括指数和尾数，所述乘法器包括：

指数处理单元，用于根据所述运算模式、第一浮点数的指数和第二浮点数的指数来获得所述乘法运算后的指数；以及

尾数处理单元，用于根据所述运算模式、所述第一浮点数的尾数和所述第二浮点数的尾数来获得所述乘法运算后的尾数，

其中，所述运算模式用于指示所述第一浮点数的数据格式和所述第二浮点数的数据格式。

2.根据权利要求1所述的乘法器，其中所述运算模式还用于指示所述乘法运算后的数据格式。

3.根据权利要求1或2所述的乘法器，其中所述数据格式包括半精度浮点数、单精度浮点数、脑浮点数、双精度浮点数、自定义浮点数中的至少一种。

4.根据权利要求1或2所述的乘法器，其中所述浮点数还包括符号，所述乘法器进一步包括：

符号处理单元，用于根据第一浮点数的符号和第二浮点数的符号获得乘法运算后的符号。

5.根据权利要求4所述的乘法器，其中所述符号处理单元包括异或逻辑电路，所述异或逻辑电路用于根据所述第一浮点数的符号和所述第二浮点数的符号进行异或运算，获得所述乘法运算后的符号。

6.根据权利要求1或2所述的乘法器，进一步包括：

规格化处理单元，用于当所述第一浮点数或第二浮点数为非规格化的非零浮点数时，根据所述运算模式，对所述第一浮点数或第二浮点数进行规格化处理，以获得对应的指数和尾数。

7.根据权利要求1或2所述的乘法器，其中所述尾数处理单元包括部分积运算单元和部分积求和单元，其中所述部分积运算单元用于根据所述第一浮点数的尾数和第二浮点数的尾数获得中间结果，所述部分积求和单元用于将所述中间结果进行加和运算以获得加和结果，并将所述加和结果作为所述乘法运算后的尾数。

8.根据权利要求7所述的乘法器，其中所述部分积运算单元包括布斯编码电路，所述布斯编码电路用于对第一浮点数或第二浮点数的尾数的高低位补0，并进行布斯编码处理，以获得所述中间结果。

9.根据权利要求8所述的乘法器，其中所述部分积求和单元包括加法器，所述加法器用于对所述中间结果进行加和，以获得所述加和结果。

10.根据权利要求8所述的乘法器，其中所述部分积求和单元包括华莱士树和加法器，其中所述华莱士树用于对所述中间结果进行加和，以获得第二中间结果，所述加法器用于对所述第二中间结果进行加和，以获得所述加和结果。

11.根据权利要求9或10所述的乘法器，其中所述加法器包括全加器、串行加法器和超前进位加法器中的至少一种。

12.根据权利要求10所述的乘法器，其中当所述中间结果的个数不足M个时，补充零值作为中间结果，使得所述中间结果的数量等于M，其中M为预设的正整数。

13.根据权利要求12所述的乘法器，其中每个所述华莱士树具有M个输入和N个输出，所述华莱士树的数目不小于K,其中N为预设的小于M的正整数,K为不小于所述中间结果的最大位宽的正整数。

14.根据权利要求13所述的乘法器，其中所述部分积求和单元用于根据运算模式来选用一组或多组所述华莱士树对所述中间结果进行加和，其中每组所述华莱士树有X个华莱士树，X为所述中间结果的位数，其中各组内的所述华莱士树之间存在依次进位的关系，而各组之间的华莱士树不存在进位的关系。