[发明专利]半导体结构及其制作方法

说明书

本发明提供一种半导体结构及其制作方法，包括：提供一半导体衬底，所述半导体衬底具有沟槽；在所述沟槽的底部和侧壁上依次形成第一氧化硅层和氮掺杂氧化硅层；刻蚀去除部分所述氮掺杂氧化硅层，以暴露出位于所述沟槽的底部的所述第一氧化硅层；形成第二氧化硅层，所述第二氧化硅层覆盖位于所述沟槽侧壁上的所述氮掺杂氧化硅层的表面和暴露出的所述第一氧化硅层的表面，且填满所述沟槽。由于第二氧化硅在第一层氧化硅层上的生长速率大于在氮氧化硅层的生长速率，故沟槽底部第二氧化硅的生长速率大于所侧壁的氮氧化硅层，避免因位于沟槽侧壁的第二氧化硅层生长过快而导致过早封口产生空洞缺陷的现象。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其制作方法。

背景技术

随着集成电路高集成度和高性能需求的逐渐增加，半导体技术向着更小的特征尺寸的技术节点发展。目前，在半导体器件的制造技术中，经常需要进行沟槽填充，来完成半导体结构以及整个器件结构的制备。

然而，现有的填充技术，不论是采用化学淀积还是用材料生长的方法进行填充，遇到深宽比大的沟槽，在填充时都很容易出现填充提前封口的现象，从而产生空洞缺陷，导致器件的电性能和可靠性受到影响。

发明内容

本发明的目的在于提供一种半导体结构及其制作方法，以解决沟槽填充时产生空洞缺陷的技术问题。

为解决上述技术问题，本发明提供一种半导体结构的制作方法，包括：

提供一半导体衬底，所述半导体衬底具有沟槽；

在所述沟槽的底部和侧壁上依次形成第一氧化硅层和氮掺杂氧化硅层；

刻蚀去除部分所述氮掺杂氧化硅层，以暴露出位于所述沟槽的底部的所述第一氧化硅层；以及，

形成第二氧化硅层，所述第二氧化硅层覆盖位于所述沟槽侧壁上的所述氮掺杂氧化硅层的表面和暴露出的所述第一氧化硅层的表面，且填满所述沟槽。

可选的，所述第一氧化硅层和所述氮掺杂氧化硅层在同一机台内形成。

可选的，所述机台包括第一工艺腔和第二工艺腔，其中，所述第一氧化硅层在所述第一工艺腔中形成，并且所述氮掺杂氧化硅层在所述第二工艺腔内形成。

可选的，所述第一氧化硅层采用原位蒸汽氧化反应工艺生长形成。

可选的，所述氮掺杂氧化硅层采用去耦等离子体氮化工艺或者含氮环境中退火处理工艺生长形成。

可选的，当采用去耦等离子体氮化工艺形成所述氮掺杂氧化硅层时，形成所述氮掺杂氧化硅层步骤之后还包括，对所述氮掺杂氧化硅层进行氮化后退火工艺。

可选的，所述第二氧化硅层采用高深宽比工艺生长形成。

可选的，形成所述第二氧化硅层步骤包括第一高深宽比沉积工艺、第二高深宽比沉积工艺和第三高深宽比沉积工艺，所述第一高深宽比沉积工艺、第二高深宽比沉积工艺和第三高深宽比沉积工艺的采用的气体流量不同。

可选的，刻蚀去除部分所述氮掺杂氧化硅层的步骤中，所述刻蚀工艺采用干法刻蚀工艺。

基于同一发明构思，本发明还提供一种半导体结构，包括：

半导体衬底，所述半导体衬底内具有沟槽；

第一氧化硅层，所述第一氧化硅层覆盖所述沟槽底部和侧壁；

氮掺杂氧化硅层，所述氮掺杂氧化硅层覆盖位于所述沟槽侧壁上的所述第一氧化硅层的表面；

第二氧化硅层，所述第二氧化硅层覆盖位于所述沟槽侧壁上的所述氮掺杂氧化硅层的表面和位于所述沟槽底部的所述第一氧化硅层的表面，且填满所述沟槽。