[发明专利]一种半导体器件及其制造方法

说明书

本申请提供一种半导体器件及其制造方法，包括提供衬底，衬底上形成有介质层，介质层中形成有器件结构，在所述器件结构外围对介质层进行部分厚度的刻蚀，得到第一沟槽，在第一沟槽底部进行刻蚀，得到贯穿介质层的第二沟槽，第一沟槽和第二沟槽构成密封沟槽，第二沟槽的宽度小于第一沟槽，也就是说，这里的密封沟槽可以通过两次刻蚀工艺得到，构成上部宽度较大而下方宽度较小的结构，从而利于密封沟槽中的导体材料的填充质量，提高器件可靠性。

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种半导体器件及其制造方法。

背景技术

在半导体制造工艺中，会在芯片外围形成密封环(Seal ring)，从而保护芯片的完整性，其可以保护芯片在切割时免受机械损伤，还可以防止潮气和杂质从侧面断口侵入芯片内部，对密封环接地，可以屏蔽芯片外的干扰，阻隔芯片切割时产生的静电。

目前，密封环通过对介质材料进行刻蚀得到密封沟槽，而后在密封沟槽中填充导体材料形成，然而，存在导体材料填充质量差的问题。

发明内容

有鉴于此，本申请的目的在于提供一种半导体器件及其制造方法，提高密封环中导体材料填充质量，提高器件可靠性。

为实现上述目的，本申请有如下技术方案：

一种半导体器件的制造方法，包括：

提供衬底，所述衬底上形成有介质层，所述介质层中形成有器件结构；

在所述器件结构外围对所述介质层进行部分厚度的刻蚀，得到第一沟槽；

在所述第一沟槽底部进行刻蚀，得到贯穿所述介质层的第二沟槽；所述第一沟槽和所述第二沟槽构成密封沟槽；所述第二沟槽的宽度小于所述第一沟槽。

可选的，在所述器件结构为对介质层进行部分厚度的刻蚀，得到第一沟槽，包括：

在所述介质层上形成第一掩模层，所述第一掩模层具有第一图形；

以所述第一掩模层为掩蔽，通过所述第一图形在所述器件结构外围对所述介质层进行部分厚度的刻蚀，得到第一沟槽；

去除所述第一掩模层。

可选的，所述第一掩模层上还形成有栅极线自对准图形，则利用所述第一刻蚀工艺，则在所述器件结构外围对所述介质层刻蚀形成第一沟槽的同时，所述方法还包括：

通过所述栅极线自对准图形在所述器件结构外围对所述介质层进行刻蚀，得到栅极线自对准标识。

可选的，所述第一沟槽的宽度和所述第二沟槽的宽度的差值范围为100-150nm。

可选的，所述第一沟槽的深度范围为250-300nm。

可选的，所述方法还包括：

在所述密封沟槽中填充导体材料，形成所述密封沟槽中的密封环。

可选的，所述在所述第一沟槽底部进行刻蚀，得到贯穿所述介质层的第二沟槽，包括：

在所述介质层上形成第二掩模层，所述第二掩模层具有第二图形；

以所述第二掩模层为掩蔽，在所述第一沟槽底部进行刻蚀，得到贯穿所述介质层的第二沟槽；

去除所述第二掩模层。

本申请实施例还提供了一种半导体器件，包括：

衬底；所述衬底上形成介质层，所述介质层中形成有器件结构；

所述器件结构外围的密封沟槽；所述密封沟槽包括贯穿所述介质层的第二沟槽，以及所述第二沟槽上部周围的部分厚度的介质层中形成的第一沟槽，所述第二沟槽的宽度小于所述第一沟槽。