[发明专利]一种数字锁相环

说明书

本发明涉及一种数字锁相环，包括数字鉴相器、环路滤波器、K模值控制器、K变模可逆计数器、数控振荡器和N分频器，所述数字鉴相器、环路滤波器、K变模可逆计数器、数控振荡器和N分频器依次连接，所述N分频器还连接所述K模值控制器，所述K模值控制器还连接所述K变模可逆计数器。本发明通过设置有K模值控制器，利用K模值控制器来控制K模值的大小，使锁相环在捕获过程中，减小K值的大小，有利于增加环路的带宽，加快锁定速度；在同步过程中，增大K模值的大小，则可以缩小环路的带宽，抑制相位抖动，减少系统的同步误差，从而解决了目前锁相环的锁定时间与抗干扰能力相互矛盾的问题，使锁相环具有更优的性能。

技术领域

本发明涉及射频集成电路技术领域，尤其涉及一种数字锁相环。

背景技术

当前，随着大规模、超高速的数字集成电路的发展，数字锁相环电路结构越来越简单，而且性能更加稳定。

衡量一个数字锁相环的优良的标准是锁定时间短、同步误差小、抗干扰能力强等参数，但是在数字锁相环中，环路的锁定时间与抗干扰能力是相互矛盾的。

故由于所述锁相环的锁定时间与抗干扰能力之间的矛盾，导致现有的锁相环只能兼顾一个优点。

发明内容

有鉴于此，有必要提供一种数字锁相环，用以解决目前锁相环的锁定时间与抗干扰能力相互矛盾的问题。

本发明提供一种数字锁相环，包括：数字鉴相器、环路滤波器、K模值控制器、K变模可逆计数器、数控振荡器和N分频器，其中，

所述数字鉴相器的输出端连接所述环路滤波器的输入端，用于将所述数字鉴相器的第一输入端输入的输入信号，与所述数字鉴相器的第二输入端输入的位同步信号进行相位比较，输出所述输入信号和所述位同步信号之间的相位误差信号；其中，所述位同步信号为所述数控振荡器的输出信号经过所述N分频器分频后输出的信号；

所述环路滤波器的输出端连接所述K变模可逆计数器的第一输入端，用于对所述相位误差信号进行滤波处理后输出至所述K变模可逆计数器；

所述K模值控制器的输出端连接所述K变模可逆计数器的第二输入端，用于对所述K模值控制器的第一输入端输入的输入信号，与所述K模值控制器的第二输入端输入的位同步信号进行相位差计算，并根据计算得到的相位差调节所述K变模可逆计数器的K模值；

所述K变模可逆计数器的输出端与所述数控振荡器连接，用于根据滤波处理后的相位误差信号输出数字信号至所述数控振荡器；

所述数控振荡器的输出端连接所述N分频器；

所述N分频器的输出端连接所述数字鉴相器。

优选的，所述的数字锁相环中，所述数字鉴相器为异或门鉴相器或边缘控制鉴相器。

优选的，所述的数字锁相环中，所述环路滤波器为比例积分式滤波器。

优选的，所述的数字锁相环中，所述K模值的调节范围为23～29。

优选的，所述的数字锁相环中，所述数控振荡器采用脉冲加减器。

优选的，所述的数字锁相环中，当所述输入信号与所述位同步信号的相位相同时，所述相位误差信号为高电平，否则，所述相位误差信号为低电平。

优选的，所述的数字锁相环中，所述数字信号为进位脉冲信号或借位脉冲信号。

优选的，所述的数字锁相环中，当所述相位误差信号为高电平时，若所述K模值可逆计数器的计数值为0，所述数字信号为借位脉冲信号，当所述相位误差信号为低电平时，若所述K模值可逆计数器的计数值为K模值，所述数字信号为进位脉冲信号。

【有益效果】