[发明专利]用于存储器的纠错方法、装置、电子设备及介质

说明书

本公开提供了一种用于存储器的纠错方法，包括：将第一引导序列插入需要存储第一数据的预设位置，得到第二数据；对第二数据进行编码，得到含有校验位信息的第三数据；将第三数据在存储器中读写后，第一引导序列受噪音影响转变成第二引导序列，得到第四数据；利用第一引导序列替换第二引导序列，得到第五数据；根据奇偶校验矩阵及校验位信息对第五数据进行纠错。本公开还提供一种用于存储器的纠错装置、一种电子设备及介质。本公开通过引入引导序列，以及利用奇偶校验矩阵和生成的校验位信息进行纠错，提高了存储器的纠错能力。

技术领域

本公开涉及的技术领域为通信领域和存储器差错控制领域，尤其涉及一种用于存储器的纠错方法、装置、电子设备及介质。

背景技术

NAND Flash存储密度及读写次数的增加会导致存储器原始误码率提高。过高的原始误码率限制了译码器的纠错性能，也限制了NAND Flash存储密度的提高。现有技术中提出了一种利用辅助消息编码以增强译码器纠错性能的方法，但是该方法不能保证辅助信息一定正确，所以对译码器纠错性能的提升效果波动较大。同时，存储器的写入和读取过程复杂，也无法估计存储器的原始误码率。

NAND Flash的读取有4种状态可选，使用何种状态取决于NAND Flash的原始误码率。在原始误码率未知的情况下需要逐个尝试，降低了读取速度。因此需要一种能够估测原始误码率的方法，为状态选择提供依据，减少逐个尝试浪费的时间。

目前一些研究将神经网络(ANN)引入差错控制系统中，提出了基于神经网络的译码算法。通过提前使用有噪声的数据训练，使神经网络学习信道噪声的概率特征，为SPA译码器引入extrinsic information外信息，通常是原始误码率或对数似然比，以提高译码器纠错性能。但是这种训练只能是离线的，训练好的神经网络权重不再改变。然而NAND Flash的噪声特征会随着读写次数的增加而逐渐改变，这会一定程度上影响神经网络预测的准确度。所以，有必要对已经训练好的神经网络定期进行小规模在线更新训练。

因此，一种能够简单快速实时预测存储器原始误码率、稳定提高译码器纠错性能、支持神经网络小规模在线训练的方法需要被探索。

发明内容

(一)要解决的技术问题

针对于现有的技术问题，本公开提供一种用于存储器的纠错方法、装置、电子设备及介质，用于至少部分解决以上技术问题。

(二)技术方案

本公开提供一种用于存储器的纠错方法，包括：获取需要存储的第一数据，将第一引导序列插入第一数据的预设位置，得到第二数据；对第二数据进行编码，得到含有校验位信息的第三数据，其中，校验位信息由第一数据和第一引导序列生成；将第三数据写入存储器，并从存储器中读取第三数据，读取后，第一引导序列转变成第二引导序列，得到含有第二引导序列及校验位信息的第四数据；利用第一引导序列替换第二引导序列，得到第五数据；根据奇偶校验矩阵及校验位信息对第五数据进行纠错。

可选地，对第二数据进行的编码为分组编码，每组编码包括：将第二数据与生成矩阵进行乘法运算，得到第三数据，其中，生成矩阵与奇偶校验矩阵正交。

可选地，第一引导序列转变成第二引导序列之后，对比第二引导序列与第一引导序列，统计第二引导序列中相对于第一引导序列发生变化的码占第一引导序列中所有码的比例，以估测原始误码率。

可选地，得到估测原始误码率之后，判断原始误码率与预设误码率的大小；若原始误码率小于预设误码率，则选择硬判决译码对第五数据进行纠错；若原始误码率大于预设误码率，则选择软判决译码对第五数据进行纠错。