[发明专利]存储设备和包括该存储设备的存储系统

说明书

一种存储设备包含：存储单元阵列，被配置为存储数据；以及数据输出电路，被配置为响应于从外部设备接收的读取使能信号而在等待时段中通过至少一条数据线将状态数据发送到外部设备，并且在等待时段之后的时段中通过至少一条数据线将从存储单元阵列读取的数据发送到外部设备。

对相关申请的交叉引用

本申请要求于2019年10月4日在韩国知识产权局提交的第10-2019-0123349号韩国专利申请的权益，其公开通过引用被全部包含于此。

技术领域

本发明构思的示例实施例涉及一种存储设备。例如，至少一些示例实施例涉及将数据发送到存储器控制器的存储设备和/或包括该存储设备的存储系统。

背景技术

存储设备通常可以被分类为诸如动态随机存取存储器(DRAM)、静态RAM(SRAM)等的易失性存储设备和诸如电可擦除可编程只读存储器(EEPROM)、铁电RAM(FRAM)、相变RAM(RRAM)、磁性RAM(MRAM)、闪存等的非易失性存储设备。非易失性存储器即使在断电时也保存所存储的数据。

连接到存储设备的存储器控制器可以在通电之后对存储设备执行训练操作以满足数据与时钟信号之间的所希望(或替代地，最佳)的对准条件，且控制诸如写入操作、读取操作等存储器操作。当在训练操作之后经过所希望(或替代地，预定)的时间时，由于存储器操作环境的改变，在数据与时钟信号之间可能发生偏离，并且因此，在写入操作或读取操作期间可能发生故障。存储器控制器可以对存储设备执行再训练操作以考虑偏离。然而，常规地，存储设备可能难以有效地将数据(例如，指示存储设备的状态的状态数据)发送到存储器控制器以用于确定存储器控制器是否应当执行再训练操作。

发明内容

本发明构思的示例实施例提供了一种存储设备和包括该存储设备的存储系统，该存储设备将用于确定是否执行再训练操作的数据有效地发送到存储器控制器，使得可以根据其状态以及时方式执行再训练操作，从而提高存储器性能。

根据本发明构思的示例实施例，提供了一种存储设备，包括：存储单元阵列，被配置为存储数据；以及数据输出电路，被配置为响应于从外部设备接收的读取使能信号在等待时段期间通过至少一条数据线将状态数据发送到外部设备，并且在等待时段之后的时段期间通过至少一条数据线将存储在存储单元阵列中的数据发送到外部设备。

根据本发明构思的其他示例实施例，提供了一种存储系统，包括：存储器控制器；以及存储设备，被配置为响应于从所述存储器控制器接收的读取使能信号在等待时段期间通过多条数据线将状态数据发送到存储器控制器，并且在等待时段之后的时段期间通过多条数据线将存储在存储设备中的数据发送到存储器控制器。

根据本发明构思的其他示例实施例，提供了一种存储设备，包括：存储单元阵列，被配置为存储第一数据和第二数据；以及数据输出电路，被配置为响应于从外部设备接收的读取使能信号，在等待时段期间通过多条数据线以第一传输速率将第一数据发送到外部设备，并且在等待时段之后的时段中通过多条数据线以第二传输速率将第二数据发送到外部设备。

附图说明

通过以下结合附图的详细描述，将更清楚地理解本发明构思的示例实施例，在附图中：

图1是示出根据本发明构思的示例实施例的存储系统的框图；

图2是用于描述根据本发明构思的示例实施例的发送状态数据的方法的存储系统的框图；

图3是示出根据本发明构思的示例实施例的由存储设备执行的发送状态数据的方法的流程图；

图4是示出根据本发明构思的示例实施例的数据输出电路的实施示例的框图；

图5是用于描述根据本发明构思的示例实施例的存储设备的操作的定时图；

图6A至图6C是示出根据本发明构思的示例实施例的由存储设备执行的发送状态数据的方法的定时图；