[发明专利]一种高扩展性的基于FPGA的PCIE事务层传输方法

说明书

本发明公开了一种高扩展性的基于FPGA的PCIE事务层传输方法，本方法在存储器写过程时实时统计各通道的传输速率，并动态调整发送通道的优先级。存储器读过程根据已知的数据速率特性在各自通道例化不同数量的接收子通道模块，每个接收子模块具有独有的TAG标志号，每个TAG标志对应的接收数据使用FIFO进行缓存。该方法降低了扩展传输需求带来的复杂度以及FPGA资源的消耗量，解决了接收数据乱序的问题，同时能够将PCIE传输带宽利用率提高。

技术领域

本发明涉及雷达及通信中的数据传输领域。

背景技术

随着计算机外设性能的不断提升，外设与处理器之间交互的数据量大幅增加，例如目前的高性能显卡、网卡等设备均具有产生快速大数据量的能力，迫使处理器和外设之间的传输总线必须具有高速可靠传输的能力。与此同时，机器学习、大数据等新兴技术对实时数据传输性能也具有很严苛的要求。近年来，在雷达领域，随着相控阵雷达、软件化雷达等新型体质雷达的出现及发展，雷达通道数量骤增、前端数据实时软件化处理等将成为常态，大量的数据汇流到后端，对后端的传输能力提出极高的要求，此时，具有更高传输速率的计算机传输总线显得十分重要。因此PCIE(PCI-Express)总线应运而生，作为最新的总线和接口标准，其超高的传输速率以及高效的服务质量解决了大数据量实时可靠传输的问题。

在雷达系统中，前后端设备之间往往需要交互多种用途数据，比如前端向后端需要发送回波数据、采样数据、故检信息、回读数据等，后端需要发送各种类型的控制命令、bit文件、校准参数等，而这些数据在时间、数据量上完全独立，使用报文加入标志字的方法会增加后端的处理负担，因此采用可扩展多通道的方法，每种通道传输一种任务数据，逻辑清晰简单，同时也适合后期拓展。但是存在以下问题：其一是需要最大化的提高收发传输带宽利用率，其二是读通道存在乱序到达的问题，若采用等待当前读存储器事务的请求数据返回之后再进行下一次读写将会极大地浪费带宽，若采用对Tag进行实时管理的方法将会需要很大的RAM对数据进行缓存，资源消耗量大，并且逻辑复杂，不适合FPGA处理。

发明内容

本发明提供一种高扩展性的基于FPGA的PCIE事务层传输方法，目的在于提高目前工程中PCIE传输模块的扩展性以及收发带宽的利用率，并有效解决完成包乱序的问题。

为了达到以上目的，本发明提供了一种高扩展性的基于FPGA的PCIE事务层传输方法，包括存储器写过程和存储器读过程；其中所述存储器写过程按处理过程依次包括写通道模块、优先级管理模块以及写通道汇流模块；其中：所述写通道模块按照存储器写事务对待发送数据进行封装，将封装的数据发送到写通道汇流模块，同时对各自通道内单位时间数据量进行统计供优先级控制模块使用；所述优先级控制模块根据模式选择以及统计的数据量进行确定优先级的工作；所述写通道汇流模块在优先级管理模块的控制下将写通道输出的存储器写事物事务按照优先级顺序发送到PCIE总线；所述存储器读过程按处理过程依次包括读请求通道模块、Tag管理模块、读通道分发汇流模块、接收子通道模块、读完成通道模块；其中，所述读请求通道模块负责存储器读事务的组包工作，组包结果发送到读通道分发汇流模块；组包过程中使用的Tag号从Tag管理模块获取；Tag管理模块对Tag资源进行已使用和未使用的统计和标记，并对Tag资源进行锁定和释放，每个通道对应的Tag管理模块所能作用的Tag区间预先进行设定，设定的准则是通道单位时间内接收的数据量越大，预设的Tag区间越大；读通道分发汇流模块负责将存储器读请求事务按照通道号依次进行发送到PCIE总线；同时对读完成事务进行拆包，并按照Tag号将数据送入对应的接收子通道中；接收子通道模块负责对该子通道的数据进行缓存及计数，并在Tag管理模块的控制下将数据送往读完成通道；读完成通道负责对属于本通道的所有子通道的数据进行接收。