[发明专利]高电子迁移率晶体管的制备方法

说明书

本公开提供了一种高电子迁移率晶体管的制备方法，属于半导体技术领域。所述制备方法包括：在Si衬底上生长漏电屏蔽层，所述漏电屏蔽层包括至少一个周期结构，每个所述周期结构采用如下三步形成：第一步，横向生长AlGaN，形成二维结构层；第二步，在300torr～500torr的压力下进行退火处理；第三步，纵向生长GaN，形成三维结构层；在所述漏电屏蔽层上依次生长GaN沟道层和AlGaN势垒层。本公开在Si衬底上生长包括至少一个周期结构的漏电屏蔽层，可以将外延缺陷密度降低为10⁶/cm²以下，有效抑制漏电通道的形成，降低加HEMT发生隧道击穿的概率，提高HEMT的抗静电能力，保证HEMT的可靠性满足需要。

技术领域

本公开涉及半导体技术领域，特别涉及一种高电子迁移率晶体管的制备方法。

背景技术

HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)是FET(FieldEffect Transistor，场效应晶体管)的一种，它使用两种具有不同能隙的材料形成异质结，为载流子提供沟道。

相关技术中，HEMT包括外延结构以及分别设置在外延结构上的源极、漏极、栅极，源极和漏极与外延结构之间形成欧姆接触，栅极与外延结构之间形成肖特基接触。外延结构包括Si衬底以及依次层叠在Si衬底上的GaN沟道层和AlGaN势垒层，Si衬底起到支撑作用并提供外延生长的表面，GaN沟道层和AlGaN势垒层的异质结界面处形成高浓度、高迁移率的二维电子气。

在Si衬底上生长的GaN沟道层内具有大量的位错和缺陷，容易形成漏电通道，导致HEMT的抗静电能力差。

发明内容

本公开实施例提供了一种高电子迁移率晶体管的制备方法，可以有效抑制漏电通道的形成，提高HEMT的抗静电能力。所述技术方案如下：

本公开实施例提供了一种高电子迁移率晶体管的制备方法，所述制备方法包括：

在Si衬底上生长漏电屏蔽层，所述漏电屏蔽层包括至少一个周期结构，每个所述周期结构采用如下三步形成：第一步，横向生长AlGaN，形成二维结构层；第二步，在300torr～500torr的压力下进行退火处理；第三步，纵向生长GaN，形成三维结构层；

在所述漏电屏蔽层上依次生长GaN沟道层和AlGaN势垒层。

可选地，所述周期结构的数量为4个～20个。

可选地，所述横向生长AlGaN，形成二维结构层，包括：

在1200℃～1350℃的温度和75torr～150torr的压力下横向生长AlGaN，形成二维结构层。

可选地，所述二维结构层在纯氮气的环境中形成。

可选地，所述在300torr～500torr的压力下进行退火处理，包括：

在300torr～500torr的压力下将所述二维结构层的温度从500℃降低至200℃，进行退火处理。

可选地，所述退火处理在纯氮气的环境中进行。

可选地，所述纵向生长GaN，形成三维结构层，包括：

在1100℃～1200℃的温度和300torr～500torr的压力下纵向生长GaN，形成三维结构层。

可选地，所述三维结构层在氢气和氮气混合的环境中形成。

可选地，所述制备方法还包括：

在Si衬底上生长漏电屏蔽层之前，在所述Si衬底上生长AlN成核层。

可选地，所述制备方法还包括：