[发明专利]一种可集成的大电流开关管过流保护机制

说明书

本申请实施例公开一种可集成的大电流开关管过流保护机制，包括电源端VDD、电压产生器VoltGen、合路器MUX、接地端GND、比较器COMPARATOR、逻辑单元LogicGen、信号输出端OUT；电压产生器包括电源接口、供电接口、参考电压Vref接口、参考电压Vpre接口、输出电压Vhigh接口，电源接口与电源端VDD相连，供电接口、参考电压Vref接口分别与比较器COMPARATOR的输入端相连，参考电压Vpre接口、输出电压Vhigh接口分别与合路器MUX的输入端相连，比较器COMPARATOR的输出端通过逻辑单元LogicGen与合路器MUX的输入端相连，合路器的输出端与信号输出端OUT相连，接地端GND接地。本申请实现了大电流开关管的过流保护，降低了产品应用的安全风险，同时可集成于芯片内且无需占用芯片的pin脚，无需增加任何成本。

技术领域

本申请涉及过流保护电路技术领域，具体是一种可集成的大电流开关管过流保护机制。

背景技术

大电流的开关管一般选用独立的MOS管，实际使用过程中，MOS管导通瞬间，栅极会有过充电压，导致MOS管电流过大，时间一长容易被烧坏，并且在正常工作时，一旦出现负载短路的情况，便会导致MOS管电源到地短路，导致MOS管的烧坏。因此，需要一种可集成的大电流开关管过流保护机制，以解决这一问题。

发明内容

本申请旨在解决上述技术问题，提供一种可集成的大电流开关管过流保护机制，以防止过充电压的产生，并在负载短路时对MOS管进行关断保护，免于被烧坏，实现了大电流开关管的过流保护，降低了产品应用的安全风险，同时可集成于芯片内且无需占用芯片的pin脚，无需增加任何成本。

为实现上述目的，本申请公开了一种可集成的大电流开关管过流保护机制，包括电源端VDD、电压产生器VoltGen、合路器MUX、接地端GND、比较器COMPARATOR、逻辑单元LogicGen、信号输出端OUT；所述电压产生器包括电源接口、供电接口、参考电压Vref接口、参考电压Vpre接口、输出电压Vhigh接口，所述电源接口与所述电源端VDD相连，所述供电接口、所述参考电压Vref接口分别与所述比较器COMPARATOR的输入端相连，所述参考电压Vpre接口、所述输出电压Vhigh接口分别与所述合路器MUX的输入端相连，所述比较器COMPARATOR的输出端通过所述逻辑单元LogicGen与所述合路器MUX的输入端相连，所述合路器的输出端与所述信号输出端OUT相连，所述接地端GND接地。

作为优选，该种可集成的大电流开关管过流保护机制还包括NMOS管、开关K，所述NMOS管的源端与所述接地端、所述开关K相连，所述NMOS管的漏端与电源端VDD相连，所述NMOS管的栅端与信号输出端OUT相连。

作为优选，所述信号输出端OUT通过所述NMOS管与应用模块APPLICATION的电源输入端相连，所述供电接口通过所述开关K与所述应用模块APPLICATION的电源输入端相连，所述应用模块APPLICATION的接地端接地。

作为优选，所述电源端VDD上电后，当所述逻辑单元LogicGen接收到开启所述NMOS管的指令时，所述电压产生器VoltGen通过所述参考电压Vpre接口输出电压至所述NMOS管的栅端，使所述NMOS管充电。

作为优选，当所述NMOS管的源端电压接近所述电源端VDD的电压值时，所述逻辑单元LogicGen通过所述合路器MUX控制所述输出电压Vhigh接口输出电压至所述NMOS管的栅端。

作为优选，所述参考电压Vref接口输出电压并通过所述比较器COMPARATOR与所述接地端GND的电压至进行比较，当所述参考电压Vref接口输出的电压小于所述接地端GND的电压时，所述应用模块APPLICATION导通并正常工作；当所述参考电压Vref接口输出的电压大于所述接地端GND的电压时，所述应用模块APPLICATION短路，所述电压产生器VoltGen通过所述信号输出端OUT输出低电压至所述NMOS管。