[发明专利]接口电路设备、存储器设备及存储器系统

权利要求书

1.一种存储器系统，包括：

存储器控制器，被配置为根据第一时钟交换数据，所述数据包括读取数据和写入数据中的一个或多个；和

存储器设备，包括多个非易失性存储器和连接到所述存储器控制器和所述多个非易失性存储器的接口电路，所述接口电路被配置为，

基于所述多个非易失性存储器的数量将所述第一时钟分频为第二时钟，以及

根据所述第二时钟，与所述多个非易失性存储器交换所述数据。

2.根据权利要求1所述的存储器系统，其中，所述接口电路包括：

解串器，被配置为从所述存储器控制器接收所述写入数据，基于所述多个非易失性存储器的数量将所述第一时钟分频为所述第二时钟，对所述写入数据分频以生成经分频的写入数据，并且基于所述第二时钟将所述经分频的写入数据发送到所述多个非易失性存储器中的相应非易失性存储器；和

串行器，被配置为基于所述第二时钟从所述多个非易失性存储器接收经分频的读取数据，缓冲所述经分频的读取数据，基于所述经分频的读取数据生成所述读取数据，并且基于所述第一时钟将所述读取数据发送到所述存储器控制器，其中

所述接口电路被配置为通过经由所述解串器将所述写入数据分频为所述经分频的写入数据来提高所述存储器系统的操作频率，并且通过在所述串行器中缓冲从所述多个非易失性存储器中的每一个输出的所述经分频的读取数据来降低所述存储器控制器和所述多个非易失性存储器之间的负载。

3.根据权利要求2所述的存储器系统，其中，所述串行器包括：

多个缓冲寄存器，连接到所述多个非易失性存储器中的相应非易失性存储器，所述多个缓冲寄存器被配置为缓冲从所述多个非易失性存储器中的所述相应非易失性存储器接收到的所述经分频的读取数据；和

组合器，被配置为从所述经分频的读取数据生成所述读取数据。

4.根据权利要求3所述的存储器系统，其中，所述接口电路还包括：

时间-数字转换器TDC，被配置为，

从所述多个非易失性存储器接收数据选通信号，以及

基于从所述多个非易失性存储器接收到所述数据选通信号的时间之间的差来检测偏移。

5.根据权利要求4所述的存储器系统，其中，所述接口电路还被配置为基于所述偏移来确定与所述经分频的读取数据相关联的延迟时间，使得在所述多个缓冲寄存器中的不同缓冲寄存器中缓冲的所述经分频的读取数据彼此对应。

6.根据权利要求5所述的存储器系统，其中，所述接口电路还被配置为基于所述多个缓冲寄存器的存储器大小可变地确定容限。

7.根据权利要求6所述的存储器系统，其中，所述接口电路被配置为基于所述容限和所述多个非易失性存储器当中的最大延迟来确定所述延迟时间。

8.根据权利要求3所述的存储器系统，其中，所述接口电路被配置为基于设置最大延迟来确定与所述经分频的读取数据相关联的延迟时间，使得在所述多个缓冲寄存器中的不同缓冲寄存器中缓冲的所述经分频的读取数据彼此对应。

9.根据权利要求8所述的存储器系统，其中，所述设置最大延迟对应于数据访问时间参数。

10.根据权利要求1所述的存储器系统，

其中，所述多个非易失性存储器是NAND闪存、垂直NAND闪存、基于外围上单元CoP结构的垂直NAND闪存、以及具有包括100层或更多层的堆叠结构的垂直NAND闪存之一，

其中，所述第一时钟的频率对应于所述多个非易失性存储器的最大操作频率，所述最大操作频率大于或等于1GHz，

其中，所述第二时钟的频率是所述第一时钟的频率的1/N，其中

在所述多个非易失性存储器是NAND闪存的情况下，N是以下中的一个：

(i)所述NAND闪存的数量，或

(ii)当单个NAND闪存中的输入/输出结构的数量是8的倍数时，8的所述倍数。