[发明专利]三维存储器的制造方法及三维存储器

说明书

本发明提供一种三维存储器的制造方法及三维存储器，在本发明所提供的三维存储器的制造方法中，在台阶结构上沉积额外的伪栅极覆盖层之后，仅去除台阶侧壁的伪栅极覆盖层，不去除半导体层上残留的伪栅极覆盖层，而是直接在残留的伪栅极覆盖层上形成介质层并刻蚀填充形成金属插塞，精简了刻蚀工艺且节省了掩膜，提高了生产效率并降低了生产成本；同时，在刻蚀形成接触孔时，将原来穿过半导体层的接触孔的刻蚀改为停留在伪栅极覆盖层，减小了对应的刻蚀窗口，增强了其设计灵活性。

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种三维存储器的制造方法及三维存储器。

背景技术

三维存储器是一种堆栈数据单元的技术，目前已可实现32层及以上数据单元的堆栈，其克服了平面存储器实际扩展极限的限制，进一步提高了存储容量，降低了每一数据位的存储成本，降低了能耗。

但是，在目前的三维存储器的制造方法中，在通过额外沉积的伪栅极覆盖层增加台阶中伪栅极覆盖层的厚度时，不仅需要去除台阶侧壁沉积的伪栅极覆盖层，还需要去除半导体层上沉积的伪栅极覆盖层，且半导体层上的伪栅极覆盖层需要一张单独的掩膜刻蚀去除，工艺较为繁琐。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种能节省工艺的三维存储器的制造方法，用于解决上述技术问题。

为实现上述目的及其他相关目的，本发明提供一种三维存储器的制造方法，包括：

提供衬底结构，在所述衬底结构中定义阵列区和边缘区，所述阵列区包括核心区和台阶区；

在所述衬底结构上形成半导体层；

在所述边缘区上形成贯穿所述半导体层的通孔，并用第一介质层填充所述通孔；

在所述阵列区的半导体层上形成堆叠结构，所述堆叠结构包括交替堆叠的伪栅极层和第二介质层；

刻蚀所述堆叠结构，在所述台阶区形成台阶结构，所述台阶结构包括多级台阶，每级所述台阶包括一层所述伪栅极层和一层所述第二介质层；

形成伪栅极覆盖层，所述伪栅极覆盖层覆盖所述台阶结构和所述边缘区上的半导体层，且所述伪栅极覆盖层与所述台阶中暴露出的伪栅极层接触；

形成第三介质层，所述第三介质层覆盖所述台阶结构和所述边缘区上的伪栅极覆盖层；

刻蚀所述第三介质层，形成第一接触孔，所述第一接触孔在所述衬底结构上的投影位于所述通孔内；

填充所述第一接触孔，形成第一金属插塞。

可选地，所述半导体层包括第一半导体层、第二半导体层和第三半导体层，所述第二半导体层位于所述第一半导体层和所述第三半导体层之间，所述第二半导体层用于与沿垂直方向穿过所述堆叠结构的沟道层侧壁接触。

可选地，在形成所述伪栅极覆盖层之后，在形成所述第三介质层之前，所述三维存储器的制造方法还包括：

去除所述台阶侧壁的伪栅极覆盖层。

可选地，在形成所述第三介质层之后，在刻蚀所述第三介质层之前，所述三维存储器的制造方法还包括：

将所述伪栅极层和所述台阶区上的伪栅极覆盖层替换为栅极层。

可选地，在刻蚀形成所述第一接触孔的同时，在所述台阶区上形成台阶接触孔，填充所述台阶接触孔，形成第二金属插塞，所述第二金属插塞与对应台阶的栅极层接触。

可选地，所述第一接触孔贯穿所述第三介质层。

可选地，所述第一接触孔依次贯穿所述第三介质层、所述伪栅极覆盖层以及所述通孔内的至少部分第一介质层。