[发明专利]页表映射机制

说明书

公开了一种用于促进页转换的设备。所述设备包括：帧缓冲器，其用于多个数据页；多个显示页表，其用于将虚拟地址到物理地址转换存储到所述帧缓冲器中的所述数据页；以及页表，其具有多个页表条目（PTE），其中每个PTE映射到所述多个显示页表中的一个显示页表。

背景技术

图形处理单元（GPU）通常实现页表，所述页表包含用在将逻辑图形存储器地址映射到物理存储器地址的页转换条目（PTE）的阵列。页表通常创建单个的、系统范围为4千兆字节（GB）的虚拟地址空间，以提供对用于集成或分立硬件的系统或本地存储器的分散-集中访问（scatter-gathered access）。页表常常被实现为单级、物理连续的表，以避免多级表的时延，以及避免从虚拟机监测器或操作系统分配物理连续页的需求。

然而，页表的4GB限制是不利的，因为与用于窗口合成的显示硬件的增加使用相组合的高显示分辨率已产生对显示存储器寻址能力的指数性需求。此外，操作系统和应用受已安装的存储器的约束，因此不期望对可显示分配的固定限制。增加页表的大小不是可缩放的解决方案，并且将影响当前的显示硬件实现。

附图说明

以便能够详细理解本发明的上述特征，可以参考实施例对以上简要概述的本发明进行更特定描述，所述实施例中的一些实施例在附图中示出。然而，要注意，附图仅图示本发明的典型实施例，且因此不应被认为是本发明范围的限制，因为本发明可允许其它相等效果的实施例。

图1是根据实施例的处理系统的框图；

图2A-2D图示了由本文中描述的实施例提供的计算系统和图形处理器；

图3A-3C图示了由实施例提供的另外图形处理器和计算加速器架构的框图；

图4是根据一些实施例的图形处理器的图形处理引擎的框图；

图5A-5B图示了根据实施例的包括在图形处理器核中采用的处理元件阵列的线程执行逻辑500；

图6图示了根据实施例的另外执行单元600；

图7是图示根据一些实施例的图形处理器指令格式的框图；

图8是根据另一实施例的图形处理器的框图；

图9A9B图示了根据一些实施例的图形处理器命令格式和命令序列；

图10图示了根据一些实施例的数据处理系统的示例性图形软件架构；

图11A-11D图示了根据实施例的集成电路封装组装件；

图12是图示根据实施例的示例性芯片集成电路上系统的框图；

图13A13B是图示另外示例性图形处理器的框图；

图14图示了采用页表映射机制的计算装置的一个实施例；

图15图示了常规帧缓冲器映射；

图16图示了图形处理单元的一个实施例；

图17图示了用于执行帧缓冲器映射的机制的一个实施例；

图18A图示了用于执行帧缓冲器映射的机制的另一实施例；

图18B图示了帧缓冲器的一个实施例；以及

图19是图示用于经由帧缓冲器映射执行虚拟地址到物理地址转换的过程的一个实施例的流程图。

具体实施方式

在以下描述中，阐述了众多具体细节以提供对本发明的更透彻理解。然而，本领域技术人员将明白，可以在没有这些具体细节中的一个或多个的情况下实践本发明。在其它实例中，为了避免使本发明不清楚，没有描述公知的特征。

在实施例中，实现页映射机制以执行页表到帧缓冲器映射，以便提供两级页表漫游（two-level page-table walk），其中每个页表条目映射到显示页表（DPT）页，并且DPT的第二级漫游指向物理帧缓冲器页。

系统概述