[发明专利]高速光电探测器制备方法

说明书

本发明公开了一种高速光电探测器制备方法，包括以下步骤：制备台面型光电探测器的P‑I‑N高台；在P‑I‑N高台上涂覆两层光刻胶，保障了后续光刻胶作为腐蚀掩蔽层的可靠性，降低了器件的暗电流，增加了光刻显影的工艺窗口，可以很好地控制显影的钻蚀，保证了光敏面的大小，降低耦合难度，而得到高性能的高速InGaAs/InP PIN光电探测器。

技术领域

本发明属于光电探测器芯片制造加工技术领域，涉及一种高速光电探测器的制作加工工艺方法。

背景技术

5G作为第五代移动通讯网络，已经成为国家战略的一部分。据相关机构预测，截止2020年，我国仅基站规模就将达到千亿市场，整体5G产业市场前景非常广阔。一个光纤通讯系统通常由半导体激光器，半导体探测器和光纤等光电器件组成。其中，半导体光电探测器是光接收系统的核心器件，光电探测器是一种受光器件，具有将光信号转换为电信号的功能。随着5G移动通讯网络的快速发展，高速度，高响应度的InGaAs/InP PIN结构光电探测器得到了极大地发展。

InGaAs/InP PIN结构光电探测器基本结构可以分为平面结构和台面结构。平面结构制作工艺简单，工艺周期短。但是相比于台面结构，台面结构可以取出平面结构的弯曲部分，改善表面的击穿电压，减小器件电容，更容易实现高速通讯传输的要求。因此，台面型结构光电探测器被广泛应用于高速光电子器件。但是，在台面结构的制备过程中，需要经过多次的光刻腐蚀来获得所需要的台型结构。但是随着光刻次数的增加，所获得的台型结构将会变得越来越高，这将会极大地增加后续工艺的难度。

高速台面型光电探测器的制备工艺，可以大致分为以下几个步骤：

(1)P-ring制备：经过光刻工艺，腐蚀工艺，蒸发镀金工艺，制备金属P-ring；

(2)台面结构制备：经过连续的光刻工艺和腐蚀工艺，制备获得所需要的P-I-N高台结构；

(3)电极窗口制备：经过光刻工艺，腐蚀工艺，在“P-ring”和“N台”处打开P/N电极窗口；

(4)电极制备：经过光刻工艺，蒸发镀金工艺，制备特定图形的P型和N型金属电极，形成欧姆接触；

(5)减薄抛光：经过磨片以及抛光工艺将晶圆厚度减薄至解理所需的厚度。

在上述(2)中，要经过多次连续的湿法腐蚀工艺。将晶圆按照外延层的顺序对光刻形成的图形窗口进行湿法腐蚀，腐蚀掉所述外延片I区外延层、N区外延层和衬底层，形成高速台面型光电探测器的特殊外延台面。但是，随着腐蚀的次数增多，特别是N台(N区外延层+衬底层)腐蚀结束后，所制备的外延台面基本成型，台面高度达到大约5μm，5μm的台面高度对上述(3)、(4)步工艺增加了极大难度。

上述(3)、(4)步工艺包含清洗-匀胶—曝光—显影—腐蚀—去胶等工艺步骤。现有的光刻胶型号为台湾永光科技EPG516型光刻胶，其厚度最高只能达到大约2.3μm，这样的光刻胶厚度已经不能对大约5μm的台面起到很好的腐蚀掩蔽作用。特别是台面顶部区域，会因为光刻胶太薄出现显影图形的钻蚀从而导致台面型光探测器光敏面面积减小，增加后续耦合的难度，或者经过RIE刻蚀后容易露出所保护的图形区域，从而导致表面漏流，严重影响器件的响应度、暗电流、量子效率、可靠性和运行速度等性能指标。

常规的解决办法是寻找更厚的光刻胶代替现有的EPG516型光刻胶，让台面得到有效的保护。但是，厚度更大的光刻胶粘稠度也会越大。首先，粘稠度过大会增加匀胶的困难，因为粘稠度太大，容易堵塞液体运输管道等问题，不能通过自动匀胶机实现全自动匀胶；其次，手动匀胶也会因为其高的粘稠度而导致匀胶厚度均匀性差的问题，从而增大曝光、显影的难度，显影后容易出现胶薄的区域出现钻蚀导致图形窗口变大，胶厚的区域显影不彻底的问题。

发明内容