[发明专利]读出电路以及存储芯片的读出电路

权利要求书

1.一种读出电路，其特征在于，包括：

电流比较器，所述电流比较器的第一输入端与第一选通器件的漏极连接，所述第一选通器件的栅极接入钳位电压，所述第一选通器件的源极与阻性存储器单元连接，其中，所述阻性存储器单元存高电平信号或低电平信号；

所述电流比较器的第二输入端与第二选通器件的漏极连接，所述第二选通器件的栅极接入参考电压，所述第二选通器件的源极与可调电阻电路连接，其中，所述可调电阻电路包括译码器，所述译码器并联有多个包含不同电阻的支路，所述译码器用于控制多个支路中的一个支路导通，以确定所述可调电阻电路的阻值，在并联的多个支路中，每个支路设置有选通开关，每个支路的所述选通开关的栅极与所述译码器连接，每个支路的所述选通开关的漏极与所述第二选通器件的源极连接，相邻支路的两个所述选通开关的源极之间设置有第一电阻，所述多个支路中的一个支路的所述选通开关的源极还通过串联的一个第一电阻和基础电阻与地连接；

其中，确定所述可调电阻电路的阻值包括：测试不同参考电压下存储芯片的不同读错误率，并将最小读错误率所对应的参考电压确定为目标参考电压，其中，所述存储芯片的读错误率由所述存储芯片包含的读出电路的读错误率确定；将所述目标参考电压作为所述存储芯片中的每个读出电路的参考电压，并分别调节每个所述读出电路的可调电阻电路的阻值，得到不同阻值下每个所述读出电路的读错误率；将不同阻值下一个所述读出电路的最小读错误率所对应的阻值确定为所述读出电路的目标可调电阻电路值，并将所述目标可调电阻电路值确定为所述读出电路的可调电阻电路的阻值。

2.根据权利要求1所述的读出电路，其特征在于，所述阻性存储器单元至少为以下之一：磁隧道结位元、阻变式存储器、相变式随机存储器。

3.一种存储芯片的读出电路，包含至少一个权利要求1至2任意一项所述的读出电路，其特征在于，每个读出电路的第一输入端并联有多个支路，每个支路包含串联的第一选通器件和阻性存储器单元，其中，每次进行数据读取时，控制所述多个支路中的一个支路导通，以读取该支路中的所述阻性存储器单元的存储信号。

4.根据权利要求3所述的读出电路，其特征在于，在测试不同参考电压下所述存储芯片的不同读错误率之前，将每个所述读出电路的所述可调电阻电路的阻值设置为预设阻值，其中，所述预设阻值为所述读出电路的阻性存储器单元的高阻态阻值和低阻态阻值之和的一半。

5.根据权利要求3所述的读出电路，其特征在于，测试不同参考电压下所述存储芯片的不同读错误率包括：

在一次测试中，为所述存储芯片的每个所述读出电路提供相同的参考电压，分别读取每个所述读出电路的所述第一输入端的每个支路中的所述阻性存储器单元的存储信号；

判断在每个支路中读取的所述阻性存储器单元的存储信号与设置的存储信号是否一致，在不一致的情况下，确定读取错误；

基于每个所述读出电路的所述第一输入端的多个支路中，读取错误的支路个数与读取正确的支路个数，确定该读出电路的读错误率；

基于所述存储芯片的每个所述读出电路的读错误率，确定该次测试下所述存储芯片的读错误率。

6.根据权利要求3所述的读出电路，其特征在于，将所述目标可调电阻电路值确定为所述读出电路的可调电阻电路的阻值包括：

将所述目标可调电阻电路值存储至所述存储芯片中，以将所述目标可调电阻电路值确定为所述存储芯片启动时所述读出电路的可调电阻电路的阻值。