[发明专利]基于内存计算的图神经网络硬件计算系统及方法

权利要求书

1.基于内存计算的图神经网络硬件计算系统，包括两个内存计算模块，两个MUX模块，一个DMUX模块，一个控制单元和一个Relu模块，其特征在于：

所述的两个内存计算模块，分别用于完成拉普拉斯矩阵计算和神经网络的卷积计算；

所述的两个MUX模块，根据控制单元的指令分别去选择两个内存计算模块的输入数据；

所述DMUX模块，根据控制单元的指令选择输出数据的方向，将数据输出到外部或输送到MUX模块进行下一轮计算；

所述Relu模块，将内存计算模块的计算结果作激活处理，得到一层神经网络计算的最终结果，然后将该结果送入后续DMUX模块；

所述控制单元，用于产生其余所有模块的控制信号，控制整个计算流程。

2.根据权利要求1所述的基于内存计算的图神经网络硬件计算系统，其特征在于：所述的两个内存计算模块的内部结构相同，内存计算模块包括存储单元阵列、模式控制模块和读写传输模块三个部分；

存储单元阵列由基本存储单元构成，用于存储数据和计算数据；

模式控制模块接收外部控制单元的指令，激活控制单元并控制其两种工作模式，分别为拉普拉斯矩阵计算模式和卷积计算模式；

读写传输模块用于缓存存储单元的输入输出数据，并对存储单元进行数据的输入或输出，用于将外部输入数据写入存储单元、将外部输入数据传入存储单元进行计算、将计算结果输出到后续模块或将存储单元中的数据往外读出。

3.根据权利要求2所述的基于内存计算的图神经网络硬件计算系统，其特征在于：所述存储单元为RRAM、MRAM或Flash。

4.基于内存计算的图神经网络硬件计算方法，包括如权利要求1-3任意一条所述的计算系统，其特征在于，还包括以下工作流程：

步骤1，确定图邻接矩阵形式的外部图数据和图节点的特征向量；

步骤2，全局复位，系统中所有模块初始化；

步骤3，将神经网络权重写入内存计算模块；

步骤4，将图邻接矩阵输入系统，控制单元产生控制信号控制MUX模块将该输入数据输入拉普拉斯矩阵计算的内存计算模块中的读写传输模块；

步骤5，控制单元产生步骤4中内存计算模块的控制信号，控制模式控制模块将存储单元设置为拉普拉斯矩阵计算模式，激活相应的存储单元，从而进行拉普拉斯矩阵计算，并存储计算结果；

步骤6，将图节点特征向量输入系统，控制单元产生控制信号控制MUX模块将该输入数据输入拉普拉斯矩阵计算的内存计算模块中的读写传输模块；

步骤7，控制单元产生步骤6中内存计算模块的控制信号，控制模式控制模块将存储单元设置为矩阵乘法计算模式，从而将拉普拉斯矩阵与输入数据做矩阵乘法计算，并将计算结果通过读写传输模块输出到后续MUX模块；

步骤8，控制单元控制步骤7中的MUX模块将输入卷积计算的内存计算模块的读写传输模块；

步骤9，控制单元产生步骤8中内存计算模块的控制信号，控制模式控制模块将存储单元设置为矩阵乘法计算，从而进行权重矩阵和输入数据的卷积计算，并将结果数据输出到后续Relu模块；

步骤10，Relu模块使用Relu激活函数对步骤9中的卷积计算结果进行激活处理，并将产生的结果输出到后续DMUX模块；

步骤11，控制单元产生DMUX控制信号，将计算结果进行选择输出，若计算操作还未结束，则将输入传输到MUX模块，然后跳转到步骤6，否则执行步骤12；

步骤12，计算完成，系统将最终结果输出，并清除所有缓冲数据，系统中所有模块复位，整个运行流程结束。